计算机组成chap04_2.pptx

计算机组成与体系结构 第4章 存储系统 4.3 高速缓冲存储器 4.3.0 存储体系 2 4.3.0 存储体系 存储体系的定义 两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件、或软件与硬件相结合的方法连接起来成为一个存储系统。这个存储系统对应用程序员是透明的，并且，从应用程序员看，它是一个存储器，这个存储器的速度接近速度最快的那个存储器，存储容量与容量最大的那个存储器相等，单位容量的价格接近最便宜的那个存储器。 Cache存储系统：对系统程序员以上均透明 虚拟存储器系统：对应用程序员透明 3 4.3.0 存储体系 一般计算机系统中主要有两种存储体系： Cache存储体系：由Cache和主存储器构成；主要目的是提高存储器速度。 虚拟存储体系：由主存储器和磁盘存储器构成；主要目的是扩大存储器容量。 4 4.3.0 存储体系 存储体系的容量 要求： 提供尽可能大的地址空间 能够随机访问 方法： 只对系统中存储容量最大的那个存储器进行编址，其他存储器只在内部编址或不编址—— Cache存储系统 另外设计一个容量很大的逻辑地址空间，把相关存储器都映射这个地址空间中—— 虚拟存储系统 存储体系的性能参数 5 4.3.0 存储体系 存储体系的价格 每位平均价格： 当 SM2SM1 时， c≈c2 再加上由于采用存储体系所必须增加的辅助软、硬件价格 存储体系的性能参数 6 4.3.0 存储体系 存储体系的速度 访问时间TA、存储周期TM、频宽（带宽）Bm 命中率H：CPU产生的逻辑地址能在M1中访问到的概率。 访问时间与命中率的关系： TA＝HTA1＋(1－H)TA2 当命中率H→1时，TA→TA1 存储体系的性能参数 在M1中访问到的次数 在M2中（未调到M1中）的次数 7 4.3.0 存储体系 存储体系的速度 存储层次的访问效率e： 结论：访问效率主要与命中率和两级存储器的速度之比有关。 存储体系的性能参数 命中率 相邻二级的访问时间比 r r = TA2 / TA1 8 4.3.0 存储体系 存储体系的速度 提高存储体系速度的途径： 提高命中率H； 两个存储器的速度不要相差太大，即减小r。 存储体系的性能参数 其中：第二条有时做不到（如虚拟存储器），这时，只能依靠提高命中率。 计算机组成与体系结构 第4章 存储系统 4.3 高速缓冲存储器 10 层次 1 2 3 4 名称 寄存器 Cache 内存 磁盘 典型容量 1 KB 16 MB 512 GB 1 TB 实现技术 多端口定制存储器，CMOS 片内或片外，CMOS SRAM CMOS DRAM 磁盘 访问时间（ns） 0.25～0.5 0.5～25 50～250 5,000,000 带宽（MB/sec） 50,000～500,000 5,000～20,000 2500～10000 50～500 管理 编译器 硬件 操作系统 操作系统/操作者 下一级 Cache 内存 磁盘 DVD-ROM 或 磁带 大型工作站、小型服务器中典型的存储层次结构（2006年） 11 CPU与存储器性能增长情况 12 Cache [kæʃ]A hiding place used especially for storing provisions.贮藏处，暗窖：一个隐秘的空间，尤指用于贮存预备货物。 CacheA cache memory is a small, temporary, but fast memory that the processor uses for information it is likely to need again in the very near future. 计算机组成与体系结构 第4章 存储系统 4.3 高速缓冲存储器 4.3.1 工作原理 14 4.3.1 Cache的工作原理 程序、数据的局部性原理；价格矛盾。 时间局部性 空间局部性 Cache的工作过程 流水处理：地址变换、访问Cache Cache-处理机通路主存-处理机直接通路 有Cache存储器的主存系统都采用多体交叉存储器。 读直达、写直达 CPU 主存 Cache 块号B 块内地址W 主存→Cache地址变换 块号b 块内地址w Cache替换策略 替换块 装入块 已满 未满 未命中 命中 数据送CPU（一个字） 主存地址（来自CPU） 主存储器 Cache 主存地址 Cache 地址 单字宽 多字宽 多字宽 多字宽 单字宽 相联存储表 高速存储器 计算机组成与体系结构 第4章 存储系统 4.3 高速缓冲存储器 4.3.2 地址映射 17 4.3.2 主存与Cache的地址映射 地址映象：把主存中的