ispLEVER安装说明.DOC

Lattice ispMACHTM 4000V/B/C/Z 设计指南及常见问题解答 目录 1 介绍 4 1.1 特征 4 1.2 产品系列和器件选择手册 4 1.3 性能分析 5 1.3.1 超快性能 5 1.3.2 最低功耗 6 2 体系结构概述 7 2.1 ispMACH4000 体系结构 7 2.2 结构特征 9 2.2.1 逻辑分配器和3种速度路径 9 2.2.2 带可编程延时的输入寄存器 10 2.2.3 灵活的时钟和时钟使能 10 2.2.4 初始化控制 11 2.2.5 ORP BYPASS多路复用器 11 2.2.6 I/O 单元 12 2.2.7 OE 控制 12 3 设计实现 13 3.1 全局约束 13 3.1.1 Fitter 选项 13 3.1.2 利用率选项 14 3.2 约束编辑器 15 3.2.1 设备设置表 15 3.2.2 封装察看/引脚编辑规划 15 3.2.3 引脚/节点位置分配 16 3.2.4 组分配 16 3.2.5 I/O类型设置 16 3.2.6 资源预留 17 3.2.7 缺省设置 17 3.3 资源约束 17 3.3.1 使用源约束注意事项 17 3.3.2 源约束语法 18 3.4 优化设计方法 21 3.4.1 ispLEVEL 约束选项控制 21 3.4.2 HDL 源文件约束控制 22 4 器件应用要点 22 4.1 4K系列器件VCC和VCCO的作用和连接 22 4.2 4K系列器件各电源上电时间及要求 22 4.3 4K系列器件的全局复位 22 4.4 关于4K系列器件时钟的用法 22 4.5 全局输出使能信号 23 4.6 CPLD的I/O口作为双向口使用时应注意的问题 23 4.7 关于设计中使用宽多路复用器的问题 24 4.8 未使用引脚的处理 25 4.9 I/O 5V 兼容问题 25 4.10 I/O口的电平设置 25 4.11 4K系列器件引脚上、下拉电阻,OD,慢摆率特性的设定 25 4.12 关于引脚的缺省值和更改 27 4.13 4K系列器件功耗的计算 27 4.14 4K系列器件节点温度的计算 27 4.15 4K器件的热插拔 28 4.16 ispJTAG编程/测试信号 28 4.17 CPU加载的频率 28 4.18 4k系列器件可承受的加载次数 28 4.19 加载过程中I/O口的状态 28 4.20 综合工具的选择 29 4.21 关于约束文件 29 4.22 用嵌入的ModelSim 仿真 29 4.23 ModelSim应用点滴 30 4.24 4K器件上电电压阀值 30 4.25 ispLEVER中的版本控制功能 31 4.26 ispLEVER中Constraint Editor的Global Constraints设置 32 4.27 ispLEVER中的时序分析 33 5 ispLEVER优化参数快速指南 33 5.1 ispLEVER常用约束优化参数的含义与推荐设置 33 5.2 ispLEVER推荐的优化参数设置 35 6 ispLEVER安装说明 36 6.1 ispLEVER安装说明 36 6.2 ispVM System安装说明 37 7 相关资料 37 8 附录：Lattice器件深圳中兴支持联系方法 37 介绍 ispMACH4000 器件包括3.3V、2.5V和1.8V三个系列。4000C1.8V 在系统可编程 CPLD 系列。spMACH 4000 系列器件集业界领先的速度性能和最低动态功耗于一身，其支持的 I/O电压标准为：3.3V、2.5V、1.8V。 特征 器件使用 0.18μm E2CMOS技术, 有3.3V(4000V),2.5V (4000B),1.8V (4000C/ZC)三个系列 高性能: fMAX = 400MHz, tPD = 2.5ns 芯片的结构由通用逻辑块GLB,全局布线区GRP和I/O单元组成 每个GLB块由16个宏单元组成，每个GLB块有36 个输入和83个输出乘积项 全局输出使能引脚（4个：GOE0,GOE1,GOE2,GOE3）, 全局时钟引脚（4个：CLK0,CLK1,CLK2,CLK3） 增强功能宏单元: 单独的时钟, 复位, 置位 , 时钟使能控制 每个I/O 口都有单独的输出使能控制 I/O标准支持: LVTTL, LVCMOS3.3/2.5/1.8 和PCI,且I/O为LVTTL,LVCOMS 3.3 和 PCI时容忍5V输入 支持集电极开路输出（用于不同电平的匹配，例如,5V,9V,12V…TTL电平等），总线保持功能（也称为友好总线，用于防止三态总线噪声），内部提供上拉电阻，下拉电阻 可设置输出电压摆率 热插拔支持 (上下电时输入漏电流小于150