第7章 计算机总线系统.ppt

PCI（Peripheral Component Interconnect）总线是继VESA总线之后推出的一种高性能的32位局部总线。它是Intel公司于1991年底提出的，后来Intel公司又联合IBM、DEC、Apple、Compaq、Motorola等100多家PC工业界的主要厂家，于1992年成立了PCI集团，称为PCISIG（PCI特殊兴趣组织），组成了专门小组，统筹、强化和推广PCI标准。由于PCI规范是公开的，而且它受到许多微处理器和外围设备生产商的支持，因此不同厂家生产的PCI产品是相互兼容的。 PCI是一种高带宽、独立于处理器的总线。它主要用于高速外设的I/O接口和主机相连，如：图形显示适配器、网络接口控制卡、磁盘控制器等。它与CPU的时钟频率无关，采用自身33MHz的总线频率，数据线宽度为32位，可扩充到64位，所以数据传输率可达132MB/s～264MB/s。它比VESA总线的速度更快。第一，它支持无限突发传输方式。而VESA总线因为实际上是CPU总线，而CPU仅支持有限的突发数据传送，如486微处理器仅支持16字节的突发传输方式。所以VESA总线速度不如PCI总线。第二，PCI总线支持并发工作，即挂接在PCI总线上的外设能与CPU并发工作。 PCI总线作为CPU和外设之间的一个中间层，一个或多个PCI总线通过PCI桥（PCI控制器）和处理器总线相连，而处理器总线只连接处理器/Cache、主存储器和PCI桥。所以PCI桥的使用使PCI总线独立于处理器，并且PCI桥提供了数据缓冲功能。例如，当处理器要访问PCI总线上的外设时，它可以把一批数据快速写到PCI桥的数据缓冲器中，在这些数据通过PCI总线写入设备的过程中，处理器又可以去执行其他操作了。这种并发工作方式提高了系统的整体性能。 PCI总线可以在主板上和其他系统总线（如：ISA、EISA或MCA）相连接，这样使得系统中的高速设备挂接在PCI总线上，而低速设备仍然通过ISA、EISA等这些低速I/O总线支持。在高速的PCI总线和低速的EISA总线之间也是通过PCI桥相连接的。一个系统中甚至可以有多个PCI总线，PCI总线之间也是用相应的PCI桥连接，结构效果如图所示。 PCI信号按照功能它们可以分为以下几组： 系统信号：包括时钟和复位线。 地址和数据信号：包含32根分时复用的地址/数据线、4根分时复用的总线命令/字节允许线以及对这36根信号线进行奇偶校验的一根校验信号线。 接口控制信号：对总线事务进行定时控制，用于在事务的发起者和响应者之间进行协调。 裁决信号：它不同于其他信号，不是所有设备共享同一根信号线，而是每个总线主控设备都有一对仲裁线：总线请求和总线允许。PCI采用集中式裁决，所有设备的仲裁线都连接到一个总线裁决器中。 错误报告信号：用于报告奇偶校验错以及其他错误。 PCI规范还定义了可选的信号线。它们分为以下几个功能组： 中断信号：同裁决信号一样也是非共享的信号。每个PCI设备有自己的中断请求线，一起连到中断控制器中。 高速缓存支持信号：这些信号用来对PCI总线上的存储器提供高速缓存支持。如果系统允许PCI总线上的存储器支持高速缓存的话，那么，当访问PCI总线上的某个存储单元时，必须提供相应的高速缓存支持信号，用于传递Cache侦听的结果。 64位总线扩展信号：包含32根分时复用的地址/数据线、4根分时复用的总线命令/字节允许线以及对这36根信号线进行奇偶校验的一根校验信号线。它们与基本的32位地址和数据信号组合形成64位地址和数据信号。另外，还有一对要求进行64位传输的请求和回答信号线。 JTAG/边界扫描信号：用于支持IEEE标准194.1中定义的测试程序。 总线活动以发生在总线主控设备和从设备之间的总线事务形式进行。总线主控设备就是事务的发起者，从设备是事务的响应者，即目标。当总线主控设备获得总线使用权后，在事务的地址周期，通过分时复用的总线命令/字节允许信号线C/BE发出总线命令，也即给出事务类型。 PCI支持的总线命令（事务类型）有： 中断响应：它是一条读取中断向量的命令。用于对PCI总线上的中断控制器提出的中断请求进行响应。在该事务的地址周期地址线不起作用。而在数据周期，则从中断控制器读取一个中断向量，此时C/BE信号线用于表示读取的中断向量的长度。 特殊周期：用于一个总线主控设备向一个或多个目标广播一条消息。 I/O读和I/O写：I/O读写命令，用于在事务发起者和一个I/O控制器之间进行数据传送。 存储器读、存储器行读、存储器多行读：各种存储器读命令，用于总线主控设备从存储器中读取数据。PCI支持突发传送，所以它将占用一个或多个数据周期。这些命令的解释依赖于总线上的存储控制器是否支持PCI的高速缓存协议。如果支持的话，那么，与存储