基于CPLD的高速时钟电路论文77.docVIP

本文由囩惔風輕贡献 doc文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。 哈尔滨工程大学本科生毕业论文 第1章 绪论 本章介绍了论文的研究背景、目的和意义，并对国内外频率合成技术的 发展和动向做了简要综述，最后介绍了本论文的研究内容安排。 1.1 研究背景及意义 随着信号处理技术的飞速发展，高速信号处理已逐渐成为了信号处理领 域的研究热点。而作为高速信号处理系统中的一个重要组成部分，时钟源(频 通信、 测试仪器等电子系统实现高性能指标的关键。 因此， 率源)已成为雷达、 如何设计出一个高效、高稳定性的时钟子系统成为一个头等重要的问题[1]。 该课题主要针对高速信号处理领域中，系统所需的高性能稳定的高速时 钟电路的设计进行研究。在不同的系统中，根据系统设计指标的要求不同， 时钟电路所提供的时钟频率也不同。 对现代无线通信来说，将晶体振荡器的高频率稳定性与 LC 振荡器的宽 可调性结合起来的方法是必要的。在频率合成中我们找到了这两种性能。频 率合成是从一个单一频率的低频晶体振荡器中产生多种特别精确频率的一种 方法。在大多数接收机、发射机、收发报机和测试设备中，频率合成是产生 各种频率的主要技术。到目前为止，最普遍的频率合成方法是利用锁相环技 术（PLL）[2]。ADF4360-7 是 ADI 公司 2004 年推出的一款低功耗的 PLL 芯 片，具有很宽的工作频带，输出频率范围为 350~1800MHz，且其内部集成了 VCO，由外部电感值设定不同的工作频段，方便了锁相环路的设计。 本项目利用 CPLD 为高速时钟电路提供可编程配置，控制 PLL 芯片 ADF4360-7，使高速时钟电路具有较宽的时钟输出频率范围。 1.2 频率合成技术的研究现状 频率合成器是电子系统的心脏，是决定电子系统性能的关键设备，随着 通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展，对 频率合成器提出了越来越高的要求。频率合成技术是将一个或多个高稳定、 1 哈尔滨工程大学本科生毕业论文 高精确度的标准频率经过一定变换，产生同样高稳定度和精确度的大量离散 频率的技术。频率合成理论自 20 世纪 30 年代提出以来，已取得了迅速的发 展，逐渐形成了目前的 4 种技术：直接频率合成技术、锁相频率合成技术、 直接数字式频率合成技术和混合式频率合成技术。 直接式频率合成器是最先出现的一种合成器类型的频率信号源。这种频率合 成器原理简单，易于实现。直接模拟式频率合成器是由一个高稳定、高纯度 的晶体参考频率源，通过倍频器、分频器、混频器，对频率进行加、减、乘、 除运算，得到各种所需频率。直接合成法的优点是频率转换时间短，并能产 生任意小的频率增量。但用这种方法合成的频率范围将受到限制。更重要的 是，直接模拟式频率合成器不能实现单片集成，而且输出端的谐波、噪声及 寄生频率难以抑制。因此，直接模拟式频率合成器已逐渐被锁相式频率合成 器、直接数字式频率合成器取代。 锁相式频率合成器是采用锁相环（PLL）进行频率合成的一种频率合成 器。 它是目前频率合成器的主流， 可分为整数频率合成器和分数频率合成器。 在压控振荡器与鉴相器之间的锁相环反馈回路上增加整数分频器，就形成了 一个整数频率合成器。通过改变分频系数，压控振荡器就可以产生不同频率 的输出信号，其频率是参考信号频率的整数倍，因此称为整数频率合成器。 输出信号之间的最小频率间隔等于参考信号的频率，而这一点也正是整数频 率合成器的局限所在。 由于单环 PLL 频率合成器难于同时满足合成器在频带 宽度、频率分辨率和频率转换时间等多方面的性能要求，因此，现代通信与 电子设备中采用多环 PLL 频率合成器、 吞除脉冲式锁相环频率合成器或锁相 环分数频率合成器。在多环频率合成器中，使用多个锁相环路。如在三环锁 相频率合成器中，高位环提供频率间隔较大的较高频率输出，低位环提供频 率间隔较小的较低频率输出，加法环将前两部分加起来，从而获得既有较高 的工作频率，频率分辨率也很高，又能快速转换频率的合成信号输出。在实 际应用中，特别是在超高频工作情况下，为获得较大范围的频率选择（较多 的频率数）和较小的步进频率，多采用吞除脉冲式锁相环频率合成器。 2 哈尔滨工程大学本科生毕业论文 直接数字频率合成（DDS）技术是 20 世纪 80 年代末，随着数字集成电 路和微电子技术的发展出现的一种新的数字频率合成技术，它从相位量化的 概念出发进行频率合成。DDS 技术与传统的频率合成技术相比，具有频率分 辨率高、相位噪声小、稳定度高、易于调整及控制灵活等优点。尽管