数字电路的与逻辑设计第4章.ppt

数字电路的与逻辑设计第4章

(2)当J=0、K=1时,若 , ,则 门输出为1, 门输出为1,触发器保持原状态不变,即 ;若 , ,则 门输出为1, 门输出为0,触发器被置成0状态,即 。可见,J=0、K=1时,触发器置0。 (3)当J=1、K=0时,若 , ,则 门输出为0, 门输出为1,触发器被置成1状态,即 ;若 , ,则 门输出为1, 门输出为1,触发器保持原状态不变,即 。可见,J=1、K=0时,触发器置1。 (4)当J=K=1时,若 , ,则 门输出为0, 门输出为1,触发器被置成1状态,即 ;若 , ,则 门输出为1, 门输出为0,触发器被置成0状态,即 。可见,J=1、K=1时,触发器状态翻转。 根据以上分析结果,可列出同步JK触发器的特性表,见表4-4。 由表4-4可画出图4-14所示同步JK触发器在CP=1时的卡诺图

文档评论(0)

1亿VIP精品文档

相关文档