单片机开机次数记忆器结构设计.doc

单片机开机次数记忆器结构设计 项目设计 1.1 设计要求 （1）以单片机AT89C52为核心，使用24C02串行EEPROM进行存储开机次数； （2）用LCD1602显示存储的开机次数； （3）单片机复位一次，从24C02中读取数据，然后加1； （4）在此基础上可以拓展对一组密码数据存储对比后，才能进入正常界面。 1.2 设计目的 （1）培养学生正确的设计思想，理论联系实际的工作作风，严肃认真、实事求是的科学态度和勇于探索的创新精神。 （2）锻炼学生自学软件的能力及分析问题、解决问题的能力。 （3）通过课程设计，使学生在理论计算、结构设计、工程绘图、查阅设计资料、标准与规范的运用和计算机应用方面的能力得到训练和提高。 （4）巩固、深化和扩展学生的单片机理论知识。 （5）培养学生的团队合作能力。 2、项目设计正文 2.1方案设计 2.1.1设计思路 此次项目设计的目的是实现单片机开机次数的记忆及显示功能，即其复位断电关机都能准确的将开机次数显示在LCD1602显示屏上。根据对项目设计要求和实际应用的分析，选用以单片机AT89C52为核心，使用24C02串行EEPROM进行存储开机次数的方法，使C52单片机的P2.0口和P2.1口分别控制24C02的数据线SDA和时钟信号线SCK来完成数据的读写功能，然后用LCD1602显示屏将24C02中存储的数据显示出来。 具体设计实现的逻辑流程图如图1所示： 图1 逻辑实现流程图 2.1.2主要元器件 处理器AT89C52，引脚图如图2所示： 图2 AT89C52单片机引脚图 AT89C52是一个低电压，高性能CMOS 8位单片机，片内含8k bytes的可反复擦写的Flash只读程序存储器和256 bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器和Flash存储单元，AT89C52单片机在电子行业中有着广泛的应用。 AT89C52有40个引脚，32个外部双向输入/输出(I/O)端口，同时内含2个外中断口，3个16位可编程定时计数器,2个全双工串行通信口，2 个读写口线，AT89C52可以按照常规方法进行编程，也可以在线编程。其将通用的微处理器和Flash存储器结合在一起，特别是可反复擦写的 Flash存储器可有效地降低开发成本。 外部存储器24C02 串行E2PROM是基于I2C-BUS 的存储器件，遵循二线制协议，由于其具有接口方便，体积小，数据掉电不丢失等特点，在仪器仪表及工业自动化控制中得到大量的应用。具有以下几大特点： 1.宽范围的工作电压1.8v~5.5v 2.低电压技术： 1mA典型工作电流 1uA典型待机电流 3.储存器组织结构 4.2线串行接口，完全兼容I2C总线 5.施密特触发输入噪声抑制 6.硬件数据写保护 7.内部与周期（最大5ms） 8.自动递增地址 9.可按照字节写 10.esd保护大于2.5kV 11.高可靠性：擦写寿命：100万次 数据保持时间：100年 12.无铅工艺，符合RoHS标准 2.2单元电路设计 2.2.1处理器AT89C52引脚的选择 本次项目设计选择的引脚分别为P0口、P2口、RES端口。 P0 口是一组8 位漏极开路型双向I/O 口， 也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8 个TTL逻辑门电路，对端口P0 写“1”时，可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8 位）和数据总线复用，在访问期间激活内部上拉电阻。在Flash编程时，P0 口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。 P2口 是一个带有内部上拉电阻的8 位双向I/O 口，P2 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。对端口P2 写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。访问外部程序存储器或16 位地数据存储器（例如执行MOVX @DPTR 指令）时，P2 口送出高8 位地址数据。在访问8 位地址的外部数据存储器（如执行MOVX@RI 指令）时，P2 口输出P2锁存器的内容。Flash编程或校验时，P2亦接收高位地址和一些控制信号。P2.0口和P2.1口分别控制24C02的数据线SDA和时钟信号线SCK来完成数据的读写功能。 RST为复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。 单片机引脚图连接选择如图3所示： 图3 单片机的引脚连接图 2.2.2 RC复位电路 复位电路图如图4所示： 图4 复位电路图 系统复位的工作过程