智能功率集成电路的设计.PPT

* */81 可调死区时间 * */81 荧光灯驱动SPIC模块电路 UBA2014芯片是一块耐高压的半桥荧光灯驱 动芯片，主要可分为偏置及基准电路、方波及锯 齿波发生器、迟滞比较器、 5V模拟（数字）电 源生成电路、压控信号产生及调光电路、自适应 死区时间电路、自举电路、电平移位及高端逻辑 电路等模块。 * */81 主偏置及基准电路 * */81 2.5V缓冲基准源 * */81 电流基准电路 这款电路全部采用的是电流模的方式来提供 偏置。这样做的好处是：电压值通过导线进 行远距离传输时，由于导线上存在的小电阻 会使电压值产生误差。 * */81 方波形发生器 产生的方波周期为260ms。 该方波用作定时器脉冲， 以确定启辉时间（一个周期） 和预热时间（七个周期）。 宽长比很大，可以 以1mA的电流泄放 ，进而使定时器停 止振荡。 * */81 频率可调锯齿波发生器 CF充电电流 控制信号 2.5V 1. 初始状态下，充电电流由Q1决定。Q2基极电压 逐渐上升； 2. Q2基极电压达到2.5V之前，M40始终关闭，充 电状态保持不变； 3. Q2基极电压达到2.5V时，M40开启，泄放Cext 电流，完成一个锯齿波周期。 充电电流调节 * */81 压控信号产生及调光电路 CSW 外接电容 CSW放电 控制 CSW充电 控制 CSW钳位输出信号 CSW钳位输入信号 跳频控制 调光使能端 * */81 压控信号产生及调光电路 CSW钳位输出信号 CSW钳位输入信号 CF充电电流控制信号 控制M40的栅极 电压 调节CF * */81 自适应死区时间电路 确定预热时间 * 70/81 自举电路 当电路开始起振时，下管首先开 启，而上管则处于关闭状态。Vs通 过二极管对自举电容Cboot充电到Vs －VDboot。接下来，下管关闭，上 管开启，Vout端被拉至HV。由于自 举电容两端电压不能突变， Vboot=HV+Vs－VDboot。这样就得 到了为上管提供栅压驱动逻辑所需的 高端电压。 * 71/81 自举电路 片内集成自举电路 * 72/81 电平移位及高端逻辑电路 LDMOS 100ns * 73/81 电平移位及高端逻辑电路 高压隔离区域剖面图 * 74/81 电平移位及高端逻辑电路 高端欠压检测电路 * 75/81 荧光灯驱动SPIC的BCD工艺 整块芯片使用的是P型外延的N阱工艺。工艺步骤比较复杂，掩膜版较多。可实现双极型晶体管、CMOS场效应管、功率LDMOS管以及电阻、电容、二极管（稳压管）等各种有源、无源器件。 * 76/81 工艺流程 工艺步骤 说明 NBL 衬底注入N型埋层 PBL 衬底注入P型埋层，P+隔离槽下隔离 P-epi P型外延生长 N-well N阱注入 DP P+隔离槽的上隔离(与PBL对通隔离) DN 深磷注入 Base 基区注入 * 77/81 工艺流程 AA 氮化物淀积以及整体掺硼沟道截止注入 Channel-stop 部分区域掺磷的沟道截止注入 LOCOS 场区氧化 Vt Adjust 阈值电压调整 Gate Oxide 栅氧淀积 poly1 第一层多晶硅 poly2 第二层多晶硅 * 78/81 工艺流程 NSD N型源漏注入 PSD P型源漏注入 Contact 接触孔 metal 金属 PO 压焊 * 79/81 关键器件 高压部分的LDMOS管分布图 A 管剖面图 B 管剖面图 A管用在电平移位电路中 B 管用做片内自举电路的开关管 * 80/81 荧光灯驱动SPIC的版图设计 版图面积：3.1mm×1.84mm * 81/81 版图特点 对温度敏感的差分对管都排布在平衡的热梯度方向上或是离功率 器件较远的位置； 数字电路部分被网状的P型隔离槽完全包围，确保其与模拟部分的 良好隔离； 由于PCS管脚的信号易受到干扰，因此在其周围清理出一块很大 的区域（图的右下方）并使用P+保护环将它与其它部分分隔开 来； 高压器件位于整个芯片的右上角，与周围的电路使用较宽的隔离 槽来分隔。并且在隔离槽上使用大的引线孔和宽金属以保证隔离 槽良好的接地； PAD下面都是网状的隔离槽，以隔离PAD和周围信号的相互影响。 * * */84 电路中需要的器件 元器件类别 具体元器件 高压器件 HV-LDMOS 低压器件 CMOS、Diode、NPN、PNP 无源元件 电阻、电容 * */84 开关电源SPIC的BCD工艺流程 双RESURF结构（N-漂移区内有P-注入）横向功率器 件在导通电阻、击穿电压和安全工