低功耗设计指南.pdf

AN1416 低功耗设计指南 作者： Brant Ivey 主要功耗源 Microchip Technology Inc. 在 CMOS 器件（如单片机）中，总功耗可以分为两大 类：动态功耗和静态功耗。动态功耗是单片机在运行和 简介 执行编程的任务时消耗的功率。静态功耗是只对器件供 电，但不运行代码时消耗的功率。 在未来的嵌入式系统市场中，低功耗应用将占据很大的 份额。每年都有越来越多的设计人员被要求提供便携、 动态功耗 无线和节能的产品设计。本文全面阐述了低功耗嵌入式 动态功耗是 MCU 正常工作时消耗的电流。它包括开关 系统的设计基础，以期降低向低功耗应用过渡的难度。 CMOS 电路时造成的功率损失以及器件的有源模拟电路 本文讨论的示例侧重于从单片机（MCU）的角度分析 （如A/D 或振荡器）中偏置电流造成的功率损失。 功耗。作为应用的 “大脑”，MCU 通常功耗最大，对 系统功耗的影响也最大。 要了解开关损耗的来源，请参见图 1 所示的 CMOS 反 相器。 与所有设计一样，低功耗嵌入式系统设计人员必须在功 耗和其他因素（如成本、尺寸和复杂性）之间进行综合 图 1： CMOS 反相器动态功耗路径 考虑。尽管有些低功耗技术不会增加系统成本，但有些 却可能需要设计人员做出取舍。本指南将给出若干需要 进行取舍的示例。但是，我们无法讨论所有需要取舍的 VDD 情况，因此嵌入式设计人员始终应考虑节能技术对整个 系统的影响。 ® 本设计指南将提到PIC MCU 上可用的低功耗模式， 输入 输出 但不会对这些特性进行详细说明。有关PIC MCU器件上 可用低功耗模式的信息，请参见 AN1267 《纳瓦技术和 nanoWatt XLP™ 技术：Microchip 低功耗器件简介》 （DS01267A_CN）。 低功耗基础知识 低功耗的定义因应用的不同而存在很大差异。在一些系 该反相器在输入为 VDD 或 VSS 时没有或只有很少的功 统中，工作能源已经足够，但低功耗设计人员想要努力 耗。但是，如果信号从 VDD 切换为 VSS，则过渡期间 降低运行开销或提高运行效率。在另一些应用中，只能 PMOS 和 NMOS 会在线性区域内产生偏置，从而产生 提供有限的电源（如纽扣电池），这决定了系统的功耗 VDD 到地的电流。还需注意的是，在实际系统中，输出 要求。要降低这些系统的功耗，侧重点也各不相同， 总线上会有一定量的负载电容。逻辑电平发生变化时， 因此非常有必要弄清楚功耗的分布情况以及设计高效的 该总线电容的充电和放电会产生额外的电流消耗。 低功耗系统应当从何处着手。  2013 Microchip Technology Inc. DS01416A_CN 第 1 页 AN1416 因单个门电路的动态开关损耗产生的平均功耗可通过如 频率通常是影响动态功耗的因素中变化最多的一个。因 下公式计算： 此，嵌入式设计人员通常通过调整频率来主动控制功