基于FPGA的算术逻辑单元设计-Read.PDFVIP

宋泽明等 ：基于FPGA 的算术逻辑单元设计 基于FPGA的算术逻辑单元设计 宋泽明，陈文楷 (北京工业大学 电子信息与控镧工程学院 北京 100022) 摘 要 ：介绍 了一种使用可嫡程逻辑器件FPGA和VHDL语言进行ALU设计的方法。并在加法器模块 的设计 中使 用了超前进位的方法。使得所设计的ALU具有很好的稳定性和较高的速度。 关t词：FPGAVHDL；算术逻辑单元；超前进位 中图分类号：TP368．1 文献标识码 ：B 文章编号：1004—373X (2003)20—096—03 DesignofALU BasedonFPGA SONG Zeroing．CHEN Wenkai (CollegeofElectricalInformationandControlEngineering·BeillgUniversityofTechnology．Beijing．100022．China) Abstract：Thispaperintroducesamothod ofdesigning theALU basedontheprogrammablelogicdeviceFPGA and VHDL language．Andthemothod ofcarrylookaheadisusedtodesigntheaddermodule．Then，theALU system havebetterstabilityand betterspeed． Keywords：FPGA)VHDL；ALU ；carrylookahead 减 ，这也体现出了用VHDL语言设计硬件系统的灵活 1 引 言 性 。 随着可编程逻辑器件的发展 ，FPGA的应用 已经 2．1 设计思想 越来越广泛，且用可编程逻辑器件代替传统的普通集 该AIU单元采用模块化设计 。共划分 了4个模 成 电路 已成 为一种发展 的趋势。可编程逻辑器件 块 ：控制与逻辑运算电路模块 (Contro1)、加减法电路 FPGA 以其高集成度、高速度、开发周期短、稳定性好 模块 (Addsub)、乘法电路模块 (Mu1)和除法电路模 而受到了人们的青睐，并得到了广泛的应用 。由于算 块 (div)。总体构成如图1所示 。 术逻辑单元 (ALU)在运算 中对系统性能要求很高，而 ALU模块图如图2所示 。图中A，B为2个4位的 采用中小规模的集成电路设计的系统既庞大又存在稳 输入；Command为功能选择输入；CIN为加减法的进 定性的问题 。因此，用可编程逻辑器件FPGA来实现 位和借位输入；CoUT为加减法的进位和借位 的输 算术逻辑单元是一个很好的选择 。而硬件描述语言 出；Resulta和 Resultb为 2个 4位 的输 出，乘法时 (HDI)是使用可编程逻辑器件 的不可缺少的工具，所 Resultb存放积的高4位，Resulta存放积的低4位，除 以本文选用VHDI语言。并以设计4位算术逻辑单元 法时Resulta存放商，Resultb存放余数。 为例，来实现算术逻辑单元的功能，又通过纯组合逻 2．2 各模块分析 辑电路和超级进位方法的应用，使得在高速可编程逻 (1)控制模块 (Contro1) 该模块对系统的工作 辑器件FPGA的基础上，实现了算术逻辑单元在速度 进行总体控制。根据对Command输入 的信号分析来决 上的进一步优化。 定AIU执行 的功能，并进行加减法模块、乘法模