嵌入式可编程存储器设计中的选择性寄存方法.PDFVIP

电子发烧友 电子技术论坛 第31 卷第11 期 电 子 与 信 息 学 报 Vol.31No.11 2009 年11 月 Journal of Electronics Information Technology Nov..2009 嵌入式可编程存储器设计中的“选择性寄存”方法 蔡 刚①② 杨海钢① ①(中国科学院电子学研究所 北京 100190) ②(中国科学院研究生院 北京 100049) 摘 要：该文提出一种“选择性寄存”的方法用于解决同步双端口存储器IP 同时对同一地址进行读写操作时造成 的读出数据丢失的问题。利用该方法，通过使用同步双端口存储器IP 和标准单元来设计嵌入式可编程存储器，可 减小设计的复杂度、增强设计的可移植性，从而大大缩短嵌入式可编程存储器的开发周期。该文设计的嵌入式可编 程存储器采用SMIC 0.18 μm 1P6M CMOS 工艺流片。测试结果表明，与相近工艺尺寸、相同存储容量的全定制 嵌入式可编程存储器相比，它们在功能上兼容，在性能上相当。 关键词：嵌入式可编程存储器；选择性寄存；存储器IP；标准单元 中图分类号：TN402 文献标识码：A 文章编号：1009-5896(2009)11-2762-05 A “Selective Registering” Technique for Design of an Embedded Programmable Memory ①② ① Cai Gang Yang Hai-gang ① (The Institute of Electronics, Chinese Academy of Sciences, Beijing 100190, China) ② (Graduate University of the Chinese Academy of Sciences, Beijing 100049, China) Abstract: A “selective registering” method is proposed to solve the problem of data loss in readout caused by simultaneously accessing both the read and write ports at the same address of a synchronous dual-port memory IP. Using this method to design an embedded programmable memory with the synchronous dual-port memory IP gives rise to reducing the implementing complexity and further improving the design’s migration capabilities. Thus the research and development time can be shortened dramatically. According to the measurement results, such an embedded programmable memory fabricated in SMIC 0.18 μm 1P6M CMOS process has achieved some comparable