2011微处理器系统结构与嵌入式系统设计(李广军)-CH5.pptVIP

硬件电路设计 输出端的连接决定了地址从哪开始。如果从1000H开始，如何连接？ 3-8译码器的用法必须掌握！ 内存储器与并行总线的接口 另外，可能还需要考虑微处理器的时序匹配问题。 地址 译码 RD/WR 片选控制 IO//M 一、数据线：如果考虑总线负载问题，可加接数据收发器。 二、读写控制线：考虑有效电平。 字选：系统地址总线中的低位地址线直接与各存储芯片的地址线连接。 所需低位地址线的数目N与存储芯片容量L的关系：L＝2N。 片选：系统地址总线中余下的高位地址线经译码后用做不同存储芯片 的片选。通常IO//M信号也参与片选译码。 三、地址线：字选＋片选。 通常都由多片存储芯片构成 存储器芯片I/O控制逻辑图 总线隔离技术 作用： 一、作为驱动/缓冲器 二、三态器件——与总线隔离 三、隔离/耦合器 ——电气隔离 总线隔离技术——驱动 驱动器和缓冲器实际上是同类器件，主要特点是有较高的噪声容限、扇出能力大，并且引入延时可忽略。主要作用是在输出端增强驱动能力，在输入端减轻负载，避免总线竞争。 总线驱动器 74HC245总线收发器 DSP ADuC812（C51为内核的数据采集芯片，集成了ADC和DAC） 总线隔离技术-三态 均可用集成电路芯片 用于CPU输入输出接口（隔离/抗干扰） 总线隔离技术-光电耦合 利用光电耦合来进行电气上的隔离 原理 总线上数据与