数字电路加法器实验报告.docVIP

中山大学移动信息工程学院本科生实验报告 （2014学年秋季学期） 课程名称：数字电路实验 任课教师：王军 助教：李正 年级班级 13级09班 专业（方向） 软件工程（移动信息工程） 学号姓名 黄莉 电话664728 Email pillowweixi66@163.com 开始日期 完成日期 实验题目 Lab9：用3种不同的方法实现4位加法器 行为级描述的加法器 行波进位加法器 超前进位加法器 二、实验目的 1.更加熟练的运用ISE软件进行实验设计和仿真。  2.加深对verilog语言的理解和运用 3.掌握加法器的原理，学会用不同层级实现方法来实现加法器 三、实验内容 1. 实验步骤 ?编写文本文件并编译 ?软件仿真 ?进行硬件配置 2. 实验原理 实验结果 1.Lab9： ISE软件进行4位加法器的设计与实现（行为级描述的加法器） 1.1. 综合得出的RTL电路图 图一：加法器行为级描述RTL图 如图一所示，用行为级语言对加法器进行描述即可实现四位加法器。 1.2 仿真波形图 图二：图一：行为级加法器实现的仿真图 如图二所示，当输入a，b二进制的四位数时，输出y分别是将四位数相加。cf是最大进位，当a与b相加之后的数大于16，则cf输出为1，其余