微机原理课件（华中科技大学）第2章-8086CPU.pptxVIP

;本章主要内容：§2.1 8086 CPU的内部结构§2.2 8086/8088 CPU的引脚功能§2.3 8086的存储器组织§2.4 8086的工作模式和总线操作;8086 CPU的特点;§2.1 8086 CPU的内部结构;8.1.1 8086 CPU内部结构及工作过程;8086内部结构;8086内部结构;2. 8086 CPU的工作过程;8086工作过程;8086工作过程;8086工作过程;§2.1 8086 CPU的内部结构;2.1.2 8086 CPU内部寄存器;8086寄存器;8086寄存器;8086寄存器;8086寄存器;8086寄存器;8086寄存器;8086寄存器;8086寄存器;8086寄存器;8086寄存器;例2.1 两个带符号数（+105+50=155）相加，如何影响各标志位？;例2.2 溢出与自然丢失之间的区别。求（-50）和（-5）之和： ;8086寄存器;8086寄存器;8086寄存器;§2.2 8086 CPU的引脚功能;（）最大模式信号，? 数据传输方向， 低电平有效;1. AD15~AD0 （Address Data Bus） 地址/数据总线，双向、三态、分时复用。 CPU访向内存或I/O设备时，先在AD线上传送地址信号，并锁存起来，再传送数据信号，在时间上把地址/数据信号分开。 8088只需传送8位数据，只有AD7~AD0为地址/数据线，A15~A8上只传送地址信号。 ;2. A19/S6~A16/S3（Address/Status） 地址/状态线，先传送高4位地址A19~A16，后传送状态信号S6~S3。 在T1周期用作高4位地址A19~A16，存储器操作时需锁存；I/O操作时，高4位无效，仅用A15~A0寻址。 在T2~T4周期，用作状态信号S6~S3。其中S6?0；S5=1允许可屏蔽中断，S5=0禁止；S4S3指出当前使用的段寄存器：;3. （Read） 读信号。当 = 0时，允许CPU从存储器或I/O端口读出数据。 4. （Write） 写信号。当 = 0时，允许CPU向存储器或I/O端口写入数据。 ? 5. M/ （Memory/Input and Output） 存储器或I/O端口控制信号。它为高电平时访问内存, 低电平时访问I/O端口。 8088该引脚为IO/ ，= 1 访I/O端口, = 0 访存。 ;6. CLK 时钟信号，是外部时钟产生器8284A提供的基本定时脉冲。 8086：fCLK=5MHz 8086-1：fCLK=10MHz， 8086-2：fCLK=8MHz 7. RESET 复位信号，至少要维持4个时钟周期。 复位后CPU停止所有操作，总线无效；使DS、ES、SS、FLAGS、IF清0，CS: IP=FFFF: 0000H；使指令队列变空，禁止中断。 复位结束后，CPU执行重启动过程。;8. 与中断有关的信号 1）INTR（Interrupt Request） 可屏??中断请求信号 当INTR=1时，若FLAGS的IF=1，则允许CPU响应可屏蔽中断；若IF=0，则不能响应。 2）NMI（Non-Maskable Interrupt） 不可屏蔽中断请求信号 这类中断不能用软件屏蔽，也不受IF标志的影响。 ? 3） （Interrupt Acknowledge） 中断响应信号。 是在CPU响应外部可屏蔽中断请求后，向外设发出的回答信号。;9. HOLD（Hold Request） HLDA（Hold Acknowledge） 总线保持请求/总线保持响应信号，这两个信号在DMA操作时使用。 ? 10. ALE（Address Latch Enable） 地址锁存允许信号。 ? 11. DT/ （Data Transmit/Receive） 数据发送/接收信号，用来控制数据传送的方向: ，CPU用写操作向外部发送数据； ，CPU读取外部传送过来的数据。 ;12. （Data Enable） 数据允许信号。 =0才允许CPU发送或接收数据。 13. READY 准备就绪信号。 READY=0，被访问的存储器或I/O端口还未准备好，T3周期结束后自动插入等待周期Tw。 READY=1，已准备好，则进入T4周期，完成数据传送。 ? 14. 测试信号。 ;15. 最小模式/最大模式复用信号 图2.1中，24~31引脚为最小/最大模式复用信号，带（）的是最大模式信号。;16. /S7