组合逻辑电路设计002.pptVIP

组合逻辑电路设计 实验原理 1.组合逻辑电路 组合逻辑电路的特点是任一时刻（ti）的稳态输出仅于同一时刻（ti）的输入状态，而与前一时刻（ti-1）的输入状态无关。图10-1是组合逻辑电路的一般方框图可用逻辑函数表示为：F1=f(A1，A2，……An),(i=1,2,……m)式中，A1，A2，……，An为输入变量。输出变量F1，F2，……Fm仅决定于各输入变量在同一时刻的状态。 A1 F1 A2 F2 AN Fm 组合逻辑电路设计 是根据逻辑功能，确定逻辑电路图的过程。 一般的设计步骤如下： （1）根据逻辑功能的要求，设定逻辑函数的输入变量和输出变量，然后按逻辑功能列出真值表。 （2）由真值表写出逻辑表达式，并进行化简。 （3）按表达式画出逻辑电路图。 （4）验证设计方案。 加法器的逻辑功能及相应的设计方法 加法器是计算机中不可少的组合电路，计算机的基本任务之一是进行算 术运算，而在机器中加、减、乘、除四则运算都是分解为加法运算进行 的。因此，加法器是计算机中最基本的运算单元。 （1）半加器 半加器的功能是完成两个一位二进制数（An、Bn）的加法运算，要求输 出和数（Sn）及进位数（Cn）。 实验内容及步骤 实验中的问题及注意事项 * 组 合 逻 辑 电 路 1 0 1 1 0 1 0 1 0 1 1 0 0 0 0 0 Cn Sn Bn An 由真值表可得到逻辑表达式 （10-1） （10-2） Sn和Cn的表达式已是最简表达式，实现其功能的逻辑电路有多种形式。图16-2是用异或门和与门组成的半加器电路。 （2）全加器 半加器只解决了在不考虑来自低位的进位情况下，两数相加的问题。然而实际问题中遇到的加法运算往往又必须同时考虑低位来的进位，显然只有半加器是不够用的。 全加器是一种较完善的加法电路，可以解决半加器不能解决的问题。因此，全加器有三个输入端，两个输出端，其逻辑符号如图10-4所示。图中An，Bn，Cn-1分别为被加数，加数和低位来的进位数，Sn为全加和数，Cn为进位数。 1 1 1 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 1 0 0 0 0 0 0 0 Cn Sn Cn-1 Bn An 由真值表写出Sn和Cn的逻辑表达式 由以上两式可画出全加器的逻辑图。也可将以上两式加以变化，用不同的门电路组成全加器。 （一）半加器的设计调试与测量 1.根据式10—1、10—2推导出用与非关系表达的逻辑函数。 2.根据推导出的逻辑函数设计用二输入与非门组成的半加器并插 接电路。 3.用74LS163组成四位二进制计数器（163的功能见实验课件“集 成与非门参数测量”）。由信号发生器提供计数输入信号（脉 冲）CP（f5KHz）. 4．检查电路无误后，再接5V电源。 5.用示波器观测计数器（74LS163）的输出信号QA～QD。 6.用表10-1中An和Bn的时序关系，从QA～QD中确定两个信号作 为An和Bn信号接至相应的输入端。 7.用示波器双通道观测An、Bn、Sn、Cn波形，画出时序关系 图，并与真值表10-1的逻辑关系相比较，验证设计方案。 *（二）全加器的设计调试与测量 1.根据式10-3、10-4推导出用与非关系表达的逻辑函数。 2.根据推导出的逻辑函数设计用与非门组成的全加器并插接电 路。 3～5步同上。 6.由表10-2中An、Bn和Cn-1的时序关系，从QA～QD中确定 三个信号作为An、Bn和Cn-1信号，并接至相应的输入端。 7.用示波器观测An、Bn、Cn-1、Sn和Cn波形，画出时序关系 图并与表