模拟电子技术(高频)第4章 存储器.pptVIP

第四章 存 储 器 4.1 现代高档微机系统的存储器体系结构 4.2 半导体存储器的分类与选用原则 5.2.1 半导体存储器的分类 5.2.2 存储器芯片的选用原则 4.2.1 半导体存储器的分类 Flash ROM的特点: 4.2.2 存储器芯片的选用原则 4.3 存储器芯片和存储条的接口特性 4.3.1 各类存储芯片的接口共性 2. 与CPU的连接特性 4.3.2 DRAM接口的特殊性 DRAM是靠电荷存储器件(或电容)存储信息，由于电容存在漏电现象，不停电也会导致信息丢失。 DRAM芯片集成度高，存储容量大，为节省外部引脚，其地址输入一般采用两路复用锁存方式。 4.4 主存储器系统的构成原理 4.4.1 存储器结构的确定 1. 双体存储器结构示例（80286存储器） 2. 8体存储器结构示例（Pentium存储器） 4.4.2 存储器芯片的选配 位扩展 字扩展 字位扩展 4.4.3 存储器接口设计 2.存储器接口设计举例 4.5 高速缓存器（Cache)基本原理 4.5.1 Cache的基本结构和工作原理 4.5.2 Cache与内存的映像关系 4.5.3 高速缓存器的读/写操作 2. Cache的写过程 (1) 通写(Write-Through)法 优点：简单，能保持主存与Cache副本的一致性，Cache中任意页的内容都可被随时置换，决不会造成数据丢失的错误； 缺点：每次Cache写插入慢速的访主存操作，影响工作速度。 (2) 回写法 (3) 只写主存 4.6.2 虚拟存储器的管理与保护机制 1.虚拟存储器的管理 硬 盘 磁盘存储器的记录原理 硬盘存储器的组成原理 硬盘上的信息组织 1. 磁盘存储器的记录原理 2. 硬盘存储器的组成原理 3. 硬盘上的信息组织 (2) 用门电路译码来产生2个芯片组的片选信号。字位扩展设计如下： 用8K×4位芯片构成的16KB存储器 A0～A12 CS D0～D3 WE 8K×4位(1#) A0～A12 CS D0～D3 WE 8K×4位(2#) A0～A12 CS D0～D3 WE 8K×4位(0#) WR D4～D7 4 13 A0～A12 A19 A18 A17 A16 A15 A14 A0～A12 CS D0～D3 WE 8K×4位(3#) D0～D3 4 ≥1 ≥1 A13 IO/M 92000～93FFFH 0 000～1 FFFH 1 0 0 1 0 0 1 1#、3# 90000～91FFFH 0 000～1 FFFH 1 0 0 1 0 0 0 0#、2# A12 A11 ～ A0 A19 A18 A17 A16A15A14A13 地址范围 位分配 芯片组 例 试用16K×8位的SRAM芯片为某8086微机系统设计一个256KB的RAM存储器系统，RAM的起始地址为00000H 。 解：此例要采用双体结构。实现字位扩展。两个存储体中各存储芯片的地址位分配如下表所示。 1 0000 ～3FFFH 0 0 1 1 1 7 0 0000 ～3FFFH 0 0 1 1 1 7 1 0000 ～3FFFH 0 0 1 1 0 6 0 0000 ～3FFFH 0 0 1 1 0 6 1 0000 ～3FFFH 0 0 1 0 1 5 0 0000 ～3FFFH 0 0 1 0 1 5 1 0000 ～3FFFH 0 0 1 0 0 4 0 0000 ～3FFFH 0 0 1 0 0 4 1 0000 ～3FFFH 0 0 0 1 1 3 0 0000 ～3FFFH 0 0 0 1 1 3 1 0000 ～3FFFH 0 0 0 1 0 2 0 0000 ～3FFFH 0 0 0 1 0 2 1 0000 ～3FFFH 0 0 0 0 1 1 0 0000 ～3FFFH 0 0 0 0 1 1 1 0000 ～3FFFH 0 0 0 0 0 0 0 0000 ～3FFFH 0 0 0 0 0 0 A0 A14 ～ A1 A19 ～ A15 芯片 A0 A14 ～ A1 A19 ～ A15 芯片 奇数存储体 偶数存储体 奇数存储体 CS D0～D7 D8～D15 A1～A14 A18 A19 A15 A16 A17 M/ IO BHE