第八章 输入输出系统-中断.pptVIP

8.1 外围设备的定时方式和信息交换方式 8.2 程序查询方式 8.3 程序中断方式 一个8259A可以管理8级中断，每一级中断都可以屏蔽或允许。可通过9片级联可扩展至64级 8259A在中断响应周期可提供相应的中断类型码，从而迅速转至中断服务程序。 8259A设计有多种工作方式，可以通过编程来选择，以适应不同的应用场合 5V供电 2、多级中断源的识别 在多级中断中，每一级均有一根中断请求线送往CPU的中断优先级排队电路，对每一级赋予了不同的优先级。图8.10给出了独立请求式的中断优先级排队与中断向量产生的逻辑结构。 1、每个中断请求信号保存在“中断请求”触发器中，经“中断屏蔽”触发器控制后，可能有若干个请求信号IR’进入虚线框所示的排队电路。 2、排队电路在若干个中断源中决定首先响应哪个中断源，并将IRi置1，其他为0。 3、编码电路根据排上队的中断源输出信号IRi，产生一个预定的地址码，转向中断服务程序。 假设中断源1的优先级最高，中断源4最低。已知中断请求寄存器内容为1111，中断屏蔽寄存器内容为0010，那么进入排队器的中断请求是1101。 根据优先次序，排队器输出为1000。然后由编码器产生中断源1所对应的向量地址。 1 0 0 举例 例1、参见图所示的二维中断系统。请问： (1)在中断情况下，CPU和设备的优先级如何考虑? (2)若CPU现执行设备B的中断服务程序，IM2，IM1，IM0的状态是什么? 如果CPU执行设 备D的中断服务程序，IM2，IM1，IM0的状态又是什么? 请按降序排列各设备的中断优先级。 (3)每一级的IM能否对某个优先级的个别设备单独进行屏蔽? 如果不能，采取什么办法可达到目的? (4)假如设备C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求? 分析 (1)在中断情况下，CPU的优先级最低。各设备的优先次序是： (2)执行设备B的中断服务程序时IM2IM1IM0=111； (3)每一级的IM标志不能对某个优先级的个别设备进行单独屏蔽。 (4)要使设备C的中断请求及时得到响应，可将设备C从第2级取出来， 单独放在第3级上，使第3级的优先级最高，即令IM3=0即可。 可将接口中的EI(中断允许)标志清“0”，它禁止设备发出中断请求。 执行设备D的中断服务程序时，IM2IM1IM0=011。 A→B→C→ D→E→F→G→H→I→CPU。 允许和禁止中断、开放和屏蔽中断 禁止中断与屏蔽中断是两个不同的概念。 禁止中断是指“CPU中”的中断允许触发器置0，处于“关中断”，所有可屏蔽中断源的中断请求得不到响应。允许中断是指CPU中的中断允许触发器置1，处于“开中断”，可以响应中断源的中断请求。允许和禁止中断对应开和关中断。 屏蔽中断是指某个中断源“接口中”的中断屏蔽触发器被置1，对应的中断源不能发出中断请求，处于“中断封锁”。当中断接口中的中断屏蔽触发器置0，则该中断源处于“中断开放”，此时对应的中断源可以发出中断请求。 例、某计算机的中断系统有4个中断源，每个中断源对应一个屏蔽码。表1为程序优先级与屏蔽码的关系，中断响应的优先次序为A?B?C?D。此时，中断的处理次序和响应次序是一致的。 表1：程序优先级与屏蔽码的关系 1 0 0 0 D设备服务程序 1 1 0 0 C设备服务程序 1 1 1 0 B设备服务程序 1 1 1 1 A设备服务程序 D设备 C设备 B设备 A设备 屏蔽码 中断服务程序 当A、B、C、D四个中断请求同时到来时，CPU的运动轨迹如下： 1 0 0 0 D设备服务程序 1 1 0 0 C设备服务程序 1 1 1 0 B设备服务程序 1 1 1 1 A设备服务程序 D设备 C设备 B设备 A设备 屏蔽码 中断服务程序 当中断请求按D、C、B、A的次序到来时，CPU运动轨迹为： 在不改变中断响应次序的条件下，改变屏蔽码可以改变中断处理次序。 在A、B、C、D中断请求同时到来时，CPU的运动轨迹将发生变化。 响应A?B?C?D；处理A?D?C?B。 1 1 1 0 D设备服 务程序 0 1 1 0 C设备服 务程序 0 0 1 0 B设备服 务程序 1 1 1 1 A设备服 务程序 D设 备 C设 备 B设 备 A设 备 屏蔽码 中断服务程序 8.3.5 中断控制器 * * 第八章 输入输出系统 8.1 外围设备的定时方式和信息交换方式 8.2 程序查询方式 8.3 程序中断方式 8.4 DMA方式 8.5 通道方式 8.6 通用I/O标准接口 8.1.1 外围设备的速度分级 外设种类繁多，存在以下几种情况： 不同种类的外设数据传输速率差别很大 同一种设备在不同时刻传输速率也可能不同 高速的CPU与速度参差不齐的外设怎样在时间上同步呢？ 首先