基于Protel多张式电路图电气规则检查.docVIP

基于Protel多张式电路图电气规则检查 　　摘要：与单张式电路图相比，在Protel DXP中对多张式电路图纸电气规则检查过程要相对复杂。本文以基于单片机的8路抢答电路层次原理图的电气规则检查为例，详细阐述了编译工程之前对项目选项进行合理的配置，以及多张式电路图的编译和错误修订过程。 关键词：Protel DXP 多张式电路图 电气规则检查 中图分类号：TP315 文献标识码：A 文章编号：1007-9416（2013）06-0250-02 1 引言 在使用Protel DXP[1，2]设计PCB的过程中，通过电气规则检查原理图连接的正确性，是确保PCB设计正确的前提。本文以基于单片机的8路抢答电路层次原理图的电气规则检查为例，详细阐述了编译工程之前对项目选项进行合理的配置，以及多张式电路图的编译和错误修订过程。 2 多张式电路图设计模式及在Protel DXP中的定义 在Protel DXP中主要提供了扁平式和层次式两大类多张式电路图纸[3，4]设计模式。 2.1 扁平式设计模式及在Protel DXP中的定义 在扁平模式中，图纸之间的连接关系是横向的，任何两张图纸之间都可以建立信号连接。主要包括Flat和Global两种不同的设计模式：（1）Flat模式。以相同的Port（端口）名称作为项目电路图之间的连接，即端口是全局的。（2）Global模式。本质是以相同的端口名称和网络标号作为项目电路图之间的连接，即端口和网路标号是全局的。Flat和Global模式均具有层次结构简单，电路图之间连接方式简单的优点。但是，均不适合管理大型电路设计。 2.2 层次式设计模式及在Protel DXP中的定义 Hierarchical模式的本质是子电路图的端口（Port）与根原理图的图纸符号（Sheet Symbol）内的图纸入口（Sheet entry）纵向连接。每个图纸符号对应一张子原理图。Hierarchical模式可用于任何深度或层次的设计，即层次不受限制。而且，电路图之间的层次关系清楚，信号连接明晰，跟踪信号方便，能够较为高效的管理大型电路设计。 3 电气规则检查（ERC） 所谓电气规则检查，就是查看电路原理图的电气特性是否一致，电气参数的设置是否合理。在编译多张式原理图工程之前，必须对项目选项进行配置。它通过项目选项对话框中的选项标签完成（Project | Project Options），主要需要设置的包括Error Reporting、Connection Matrix和Options三个选项：（1）Error Reporting选项主要用于设置各种违规类型的报告模式。报告的类型有Error、Warning、Fatal Error和No Report。其中包括六大类错误和68项子错误。（2）Connection Matrix选项卡主要用于检测各种引脚、输入/输出端口、方块图的出入端口的连接是否构成了警告（Warning）或错误（Error）等级别的电气冲突。（3）Options主要用于设置各种设计模式的网络标识符范围（Net Identifier Scope）。网络标识符的作用范围主要是在一个多张原理图设计中使用网络标识符决定网络连通性的方法。主要包括以下四种设置：Flat（Only ports global）——用于在采用Flat方式设计多张式电路图时，定义端口属性为全局的，即整个设计中只采用同名端口连接所有的原理图。 Global方式（Net Labels and Ports Global）——用于在采用Global方式设计多张式电路图时，定义网络标号和端口属性为全局的，即整个设计中通过同名端口和同名网络标号连接所有的原理图。 Hierarchical（Sheet entry port connections）方式——用于在采用Hierarchical方式设计多张式电路时，仅通过图纸符号入口和相应的子图端口实现内部图纸连接。 Automatic方式——在此方式下，根据自动判据自动选择，即若原理图中具有Sheet Entry，则选择Hierarchical方式；若没有Sheet Entry而有Port，则选择Flat方式；若没有Port，则选择Global方式。 4 多张式原理图电气规则检查实例 这里以文献[5]中基于单片机的8路抢答电路层次原理图的电气规则检查为例，详细说明多张式原理图电气规则检查的编译及错误修订过程。 4.1 基于单片机的8路抢答电路层次原理图的编译 在编译前，首先在Project | Project Options下设置Error Reporting、Connection Matri