Intel 微处理器教学课件(吉林大学)chapter 10.pdfVIP

Intel 微处理器教学课件(吉林大学)chapter 10.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第10章 存储器接口  ROM (只读存储器): 存放系统软件和永久性系统数据  EEPROM:快闪存储器  RAM (随机存取存取器,即读/写存储器): 存放临时数 据和应用软件  SRAM: 静态随机存取存储器  DRAM: 动态随机存取存储器  将不同地址范围的存储器与8位、16位和32位数据总线 接口 1 存储器引脚  地址线  数据输出或数据输入/输出  片选  选择一次读操作或写操作的控制输入 2 A0 O0 A1 O1 A2 O2 . . 输出或 地址线 . . 输入 / 输出线 . . AN ON WE o /Write CS OE o o /Select /Read 3 地址线  地址输入几乎总是被标为从A0到An,这里的n可为任意 值,但总是比地址线的总数小1。  1KB: 其首地址为10000H, 最后一个单元地址103FFH  4KB: 其首地址为14000H,最后一个单元地址14FFFH  64KB:其首地址为30000H,最后一个单元地址3FFFFH  一个1M存储器包含100000H存储单元 4 数据线  所有存储器件都有一组数据输出引脚或数据输入/输出 引脚  通过数据线能够输入数据以便存储,也能够提取数据以 便读出  对于一个8位宽的存储器件,其上的数据线被标为D0~D7 。 这意味着存储器件在它的每个存储单元中存储8位数据  存储器有8位、16位、4位或只有1位宽  存储器件的目录表通常给出存储单元数乘以每单元的 位数 例如: 1K*8 16k*1 等等 5 选择线  每个存储器件都有一个 (有时不止一个)用来选择或 允许存储器件  片选 (/CS)  片允许 (/CE)  选择输入(/S)  有效状态(逻辑0)或无效状态(逻辑1)  若存在不止一个/CS线,则所有这些选择线都必须被激 活,才可以读或写 6 控制线  ROM  输出允许/OE 或/G是输出选通允许数据从ROM 的输出 数据线上流出  /OE线允许或禁止一组位于存储器件中的三态缓冲器, 在读数据时/OE必须有效  若/OE和选择输入/CS均有效,则输出被允许  若/OE无效,则输出被禁止在高阻抗状态 7  RAM  R/W: 只有一个控制输入,只有当器件被选择输入/CS选 中时,该控制线选择一次读操作或写操作  /OE: 控制输入,必须有效,才能执

文档评论(0)

1243595614 + 关注
实名认证
文档贡献者

文档有任何问题,请私信留言,会第一时间解决。

版权声明书
用户编号:7043023136000000

1亿VIP精品文档

相关文档