使用VHDL设计—4位元ALU电路.PPTVIP

使用VHDL設計—4位元ALU電路 通訊一甲 楊穎穆 目錄 目的 設計原理 程式 實驗結果 參考資料 目的 1. 使用VHDL設計一個4位元ALU電路 此電路有A與B輸入各4位元 前一進位Ci 輸出有和S與進位Cy 一些功能選擇線 功能有: Cy_S=A+B+Ci, Cy_S=A-B-Ci, Cy=0 S=A and B, Cy=0 S=A or B, Cy=0 S=A xor B, S_Cy=Ci_A右移1位元, Cy_S= A_Ci左移1位元 2. 將電路加以模擬 3. 將程式燒錄到IC執行 4. 將以上原理撰寫成PPT格式報告交出 5. 將以上原理與操作過程講述一便並錄製成影音檔交出 設計原理 主要是使用4位元算術邏輯單元來設計一個具有多功能的電路。 設計原理 主要包含的功能: 設計原理 設計原理 程式 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity ALU is --電路內部要做的電路名稱 port( --接腳 a,b :in std_logic_vector(3 downto 0); --輸入腳 a,b,內部各有四各位元數 ci :in std_logic; --輸入腳 ci ,代表前一進位 func :in std_logic_vector(2 downto 0); --輸入腳 func,內部有三個位元數 cy :out std_logic; --輸出腳 cy,代表進位或補數 r :out std_logic_vector(3 downto 0) --輸出腳 r,內部有四個位元數 ); end; architecture Behav of ALU is --電路內部結構 signal c :std_logic_vector(4 downto 0); --表示 c 內部有五個位元數 begin process(a,b,ci,func,c) --處理影響內部的輸入訊號 a,b,ci,func,c begin case func is when000= r =0000 ; cy=0; --當func 輸入為000,則0000搬入到 r,0搬入cy when001= r = a and b;cy=0; --當func 輸入為001,則輸入a and b的值會搬入 r,0搬入cy when010= r = a or b; cy=0; --當func 輸入為010,則輸入a or b的值會搬入 r,0搬入cy when011= r = a xor b; cy=0; --當func 輸入為011,則輸入a xor b的值會搬入 r,0搬入cy when100= r = a(2 downto 0)0;cy=a(3); --當func 輸入為100,則將輸入端的值 a前三個位元後串上0,並搬入到r, 且a(3)會搬入cy,左移一位元 when101= r = 0 a(3 downto 1);cy=a(0); --當func 輸入為101,則將輸入端的值 a後三個位元前串上0,並搬入到r,且a(0)會搬入cy,右移一位元 when110= c(4 downto 0)=(0 a)+(0 b)+(0000 ci); r=c(3 downto 0);cy=