数电qutaras_典型电路的设计案例.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数电qutaras_典型电路的设计案例

典型电路设计案例 1、计数器设计 2、 分频器设计 4MHz到1Hz的分频器 十进制计数器 3 交通灯控制器的设计 设计一个十字路口交通灯控制器,东西、南北方向有红灯、黄灯、绿灯,持续时间分别为45、5、40秒。 * LIBRARY ieee; USE ieee.std_logic_1164.ALL; USE ieee.std_logic_unsigned.ALL; ENTITY count IS Generic(n : integer := 3); PORT( clk: in STD_LOGIC; q: out STD_LOGIC_vector(n-1 downto 0)); END count; ARCHITECTURE a OF count IS signal tmp: STD_LOGIC_vector(n-1 downto 0); BEGIN process(clk) begin if clkevent and clk=1 then tmp=tmp+1; end if; end process; q=tmp; END a; a n位二进制加法计数器 24进 制计 数器 EN QA QB CLK LIBRARY ieee; USE ieee.std_logic_1164.ALL; USE ieee.std_logic_unsigned.ALL; ENTITY count24 IS PORT( en,Reset,clk: in STD_LOGIC; qa: out STD_LOGIC_VECTOR(3 DOWNTO 0); --个位数计数 qb: out STD_LOGIC_VECTOR(1 DOWNTO 0)); --十位数计数 END count24; ARCHITECTURE a1 OF count24 IS BEGIN process(clk) variable tma: STD_LOGIC_VECTOR(3 DOWNTO 0); variable tmb: STD_LOGIC_VECTOR(1 DOWNTO 0); Reset begin If Reset = ‘0‘ then tma:=0000; tmb:=00; else if clkevent and clk=1 then if en=1 then if tma=1001 then tma:=0000;tmb:=tmb+1; --如果个位数为9,个位数清零,十位数加一 elsif tmb=10 and tma=0011 then tma:=0000;tmb:=00; --如果十位数为2,个位数为3,个位数十位数均清零 else tma:=tma+1; --以上条件均不满足,则个位数加一 end if; end if; end if;end if; qa=tma;qb=tmb; 将结果输出 end process; END a1; LIBRARY ieee; USE ieee.std_logic_1164.ALL; USE ieee.std_logic_unsigned.ALL; ENTITY count60 IS PORT( en,Reset,clk: in STD_LOGIC; qa: out STD_LOGIC_VECTOR(3 DOWNTO 0); --个位数计数 qb: out STD_LOGIC_VECTOR(2 DOWNTO 0); --十位数计数 rco: OUT STD_LOGIC); --计数进位 END count60; ARCHITECTURE a OF count60 IS BEGIN process(clk) variable tma: STD_LOGIC_VECTOR(3 DOWNTO 0

文档评论(0)

wyjy + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档