DSP原理与应用课件作者张东亮第5章节DSP的AD转换器.pptVIP

山东大学控制学院 张东亮 第5章 DSP的A/D转换器 本章内容： 5.1 240xA的A/D转换器的特点 5.2 自动排序器原理 5.3 自动排序模式 5.4 ADC时钟定标 5.5 ADC寄存器 5.6 ADC的C语言编程实例 思考题与习题 位3, SEQ2 BSY：SEQ2忙状态位。1：SEQ2忙。 位2, SEQ1 BSY：SEQ1忙状态位。·l：SEQ1忙。 位1, INT SEQ2：SEQ2中断标志位，写入操作无效。在中断模式0(ADCTRL2.2=0)下，该位在每一个SEQ2排序结束时置1；在中断模式1(ADCTRL2.2=1)下，如果EOS BUF2=1，该位在SEQ2排序结束后置1。 位0, INT SEQ1：SEQ1中断标志位，写入操作无效。在中断模式0(ADCTRL2.10=0)下，该位在每一个SEQ1排序结束时置1；在中断模式1(ADCTRL2.10=1)下，如果EOS BUF1=1，该位在SEQ1排序结束后置1。 6. ADC输入通道选择寄存器:CHSELSEQ1~4 每4位的CONVnn选择16路模拟输入通道中的一个作为自动排序的转换通道 。 尚辅网 / 5.1 240xA的A/D转换器的特点 240xA DSP 控制器是一种16位单片机(Microcontroller)，即单片解决方案(Single Chip Solution), 也是由CPU、存储器、接口等组成。 DSP控制器片内接口部件（也称片内外设）有数字I/O接口、模/数转换模块、事件管理器模块、各种通信模块（包括SCI串行通信接口、 SPI串行外设接口、CAN控制器模块等。 240xA DSP内部有一个10位模/数转换器ADC （Analog to Digital Converter)，可有16路模拟输入信号, 转换时间可以在375 ns以内。16个结果寄存器RESULT0~15存储转换结果。 A/D转换器的特点 （1）10位ADC内核，带有内置采样-保持电路。 （2）375ns的转换时间。 （3）16个模拟输入通道(ADCIN0~15)。 （4）对16路模拟量进行“自动排序”。 （5）2个独立的8状态排序器（SEQ1和SEQ2）－双排序器，或级联为16状态排序器模式（SEQ）－单排序器。 （6）在给定的排序模式下，4个排序控制器(CHSELSEQ1~4) 决定模拟通道的转换顺序。 （7）16个存放结果的寄存器(RESULT0～RESULT15)。 （8）有多个启动ADC转换的触发源： * 软件启动 * EVA事件管理器启动(比较匹配、周期匹配、下溢、CAP3) * EVB事件管理器启动(比较匹配、周期匹配、下溢、CAP6) * ADC的SOC引脚启动（与XINT2引脚共用） （9）EVA和EVB可分别独立地触发SEQ1和SEQ2（仅用于双排序器模式） （10）采样/保持时间有单独的预定标控制。 （11）240x DSP的ADC模块和24x的ADC模块不兼容。 ADC模块的寄存器 地址 寄存器 名称 70A0h ADCTRL1 ADC控制寄存器1 70A1h ADCTRL2 ADC控制寄存器2 70A2h MAXCONV 最大转换通道寄存器 70A3h CHSELSEQ1 通道选择排序控制寄存器1 70A4h CHSELSEQ2 通道选择排序控制寄存器2 70A5h CHSELSEQ3 通道选择排序控制寄存器3 70A6h CHSELSEQ4 通道选择排序控制寄存器4 70A7h AUTO_SEQ_SR 自动排序状态寄存器 70A8h RESULT0 70B7h ～RESULT15 转换结果寄存器0～15 70B8h CALIBRATION 校准寄存器 5.2 自动排序器原理 自动排序器可以对模拟通道的转换顺序进行排序。 ADC排序器由两个8状态排序器SEQ1和SEQ2组成，也可以级联成一个16状态排序器。这里的状态指排序器中自动转换的数量。 排序器有两种工作模式：单排序器即级联模式， 双排序器模式。 单排序器可以有16个转换通道。双排序器模式为两个独立的8状态（或8通道）转换。 用户也可对同一通道进行多次采样，即“过采样”，得到的采样结果比传统的单采样结果分辨率高。 单排序器（级联）模式下ADC模块原理框图 双排序器模式下ADC模块原理框图 规定排序器的状态如下： 排序器SEQ