基于ispPAC器件可编程振荡器设计.docVIP

基于ispPAC器件可编程振荡器设计【摘要】介绍了一种基于在系统可编程模拟器件ispPAC20的单片集成振荡器设计方法，具有开发速度快、可靠性高、灵活性高等优点。测试数据表明可实现的频率范围在0.3KHz至31KHz，并对频率范围拓展的方法做了分析，在中低频电路具有一定的实用价值。 【关键词】振荡器；单片集成；可编程模拟器件 1.引言 在绝大部分电路系统设计中，振荡器是不可或缺的单元电路，用以提供时钟或定时信号[1]。本文介绍一种基于在系统可编程模拟器件ispPAC20的单片集成振荡器的设计方法，集成电路内的参数具有良好的一致性且受温度影响小，与由分立模拟元件构成传统振荡器相比，具有开发速度快、稳定性高、使用灵活和集成度高等优势。 ispPAC20（in-system Programmable Analog Circuit）是美国Lattice半导体公司推出的可编程产品，该芯片具有在系统可编程技术的优势和特点，设计人员可通过开发软件在计算机上快速、便捷地进行模拟电路设计与修改，对电路的特性可进行仿真分析，然后用编程电缆将设计方案下载到芯片当中[2]。同时还可以对已经装配在印刷线路板上的目标芯片进行校验、修改或者重新设计，其开发软件为PAC Designer。本文所设计电路实现的频率可调范围在0.3KHz至31KHz，可通过外接存储器芯片或在系统配置振荡器输出频率，具有较高的灵活性，可作为单元电路直接应用于中低频数模混合电路系统之中，具有一定的实用价值。 2.ispPAC20的芯片结构 ispPAC20芯片由两个基本单元电路PAC块、两个比较器、一个8位的DAC转换器、配置存储器、参考电压、自校正单元、模拟布线池和ISP接口等单元电路组成，其芯片内部结构如图1所示。 其中，两个比较器CP1和CP2为可编程差分输入形式，当同相输入电压相对反向输入电压为正时，比较器的输出为高电平，反之为低电平。比较器CP1的输出可编程为直接输出或以PC为时钟的寄存器输出模式，且CP1和CP2的输出端CP1OUT和CP2OUT可通过窗口控制在WINDOW端输出信号，窗口控制可编程为异或操作（XOR）模式或触发器操作（Flip-Flop）模式。 PACblock1由两个仪用放大器IA1和IA2、一个输出放大器OA1、反馈电阻和电容构成差分输入和输出的基本单元电路。其中，仪用放大器IA1的输入端连接一个端口选择器，并通过芯片外部引脚MSEL来控制；当MSEL分别为0和1时，a和b分别连接至IA1的输入端。IA1和IA2的整数增益调范围在-10～+10之间，电路输入阻抗为109，共模抑制比为69dB。输出放大器OA1中的反馈电阻RF可以编程为连通或断开状态，电容C有128种值供编程选择。芯片中各基本单元通过模拟布线池实现互联，以组成复杂模拟电路。 PACblock2与PACblock1的内部结构基本相同，但IA4本身可编程的负整数增益取值区间为[-10，-1]，同时对IA4设有极性控制端（Polarity Control）以控制其增益选择。极性控制端可被编程为四种工作模式：固定模式、PC外接模式、触发器模式和CP1OUT连接模式，控制方式如下。 （1）固定模式：IA4增益范围为[-10，-1]； （2）PC外接模式：通过芯片外部引脚PC来控制增益范围，PC=1对应[-10，-1]，PC=0对应[1，10]； （3）触发器模式：需同时编程比较器窗口输出控制端为触发器模式，极性控制端通过内部通道连接至WINDOW端口，以控制IA4增益范围； （4）CP1OUT连接模式：极性控制端通过内部通道连接至CP1OUT端口，以控制IA4增益范围。 DAC单元是一个8位的电压输出数模转换器。接口方式可选择为8位并行方式、串行JTAG寻址方式、串行SPI寻址方式。在串行方式中，数据的总长度为8为，D0为数据的首位，D7处于数据的末位。DAC的输出是完全差分形式，可以与芯片内部的比较器或仪用放大器相连，也可以直接输出。用户可通过查询芯片说明的编码数据进行编程配置[3]。 另外，配置存储器用于存放编程数据，参考电压和自校正模块完成电压分配和校正功能。 3.可编程振荡器电路的实现 以ispPAC20芯片构成单片集成可编程振荡器电路内部连接，如图2所示。其中虚线框部分构成压控振荡器电路，实现差分输入的控制信号Uc对输出信号频率的控制；仪用放大器IA4的输入被编程与DAC的差分输出信号连接，从而通过对DAC的编程实现对输出信号频率的控制。 对于压控振荡器部分的编程设置和连接如下，在PACblock2中，仪用放大器IA4的输入、增益和PC端分别编程至DAC Output、-1和触