EDA技术与应用课件作者陈海宴第10章节CC++语言开发可编程逻辑器件.ppt

10.4.2 FIR滤波器的验证 设计复杂度的日益增加使得验证的时间越来越长，大约占项目开发的60%左右的时间，因而如何提高验证的效率，减少验证的时间就显得尤为重要。Catapult Synthesis通过生成SystemC事务处理器提供了集成的模块级验证环境，而这些事务处理器把事务或顺序检测与时序的RTL同步起来。这种集成的验证流程使得设计者可方便地复用原始的C++测试程序验证C++设计和输出的RTL代码功能的一致性，也在特定的同步点为混合的语言仿真提供了先进分析和调试手段。它自动为后续的RTL验证提供仿真的Makefile，双击该Makefile就会自动调用Questa/Modelsim/NC-Sim/VCS仿真器进行仿真并自动比对C++仿真结果和RTL仿真结果，减少了脚本和Testbench的编写量。 （1）使能自动验证流程，如图10.4.16所示。 （2）双击RTL和C++验证的Makefile，会自动调用Mentor Questa/Modelsim进行编译，如图10.4.17所示。 （3）Mentor Questa/Modelsim仿真结果为”Simulation PASSED”，则说明C/C++设计与生成的Verilog代码的功能一致，如图10.4.18所示。 10.5 小结 本章描述的FIR采用C/C++语言实现，利用Calypto高层次综合工具Catapult Synthesis，针对不同应用而施加不同的约束，迅速综合出四种不同性能的硬件，其吞吐率分别为84、11、3、1个 时钟周期。利用Catapult Synthesis提供的集成仿真和逻辑综合环境，复用原有的C++测试平台，进行了C++源码和生成的RTL代码的验证，保证了FIR功能的正确性。并自动调用Mentor公司Precision RTL Plus软件进行FPGA 逻辑设计综合。因此，采用C/C++语言结合高层次综合技术进行IP的设计与实现，可以真正实现设计复用，做到一次开发多次受益。 10.6习题 1 利用FIR C++代码来实现脉动型FIR 2 利用高层次综合技术实现256点基2FFT 3 将代码参数化，实现128到8192 2的幂次方点的FFT 尚辅网 / 第10章 C/C++语言开发可编程逻辑器件 10.1基于C/C++的硬件设计方法 随着设计规模和复杂度增加的使得设计者需要考虑的问题越来越多，而激烈的市场竞争也使得电子产品上市时间的压力越来越大，采用传统的RTL级的Verilog设计已导致了许多估计不到的难度： （1）如何能够在上市时间的巨大压力之下，快速的找到一种优化的结构来实现? （2）由于系统设计和RTL设计之间存在鸿沟，如何避免理解上的偏差，减少RTL设计中的错误? （3）如何根据接口定义和要求的变化，快速实现RTL设计? （4）如何快速验证RTL是否与原有的算法匹配？ （5）如何进行产品的差异化开发，如何真正做到IP的Reuse? 因此，需要采用更高抽象层次的设计方法来满足新的设计需求。而原来的RTL级描述可由高层次综合技术得到，硬件设计人员根据设计约束既能利用系统设计人员产生的算法源程序自动产生一条精确的、可重复性的途径，也能由算法模型产生RTL描述，且速度远快于传统的人工方法。 Calypto 公司的Catapult? Synthesis 高层次综合工具是业内第一个也是最成熟的综合无定时的ANSI C++的产品，它采用自动生成的方法，避免了手工编码引入设计的错误，且速度比手工编码的方法快10-20倍。 传统的C/C++的程序设计中，一般采用bool, char, short int, int, float, double 等常规的数据类型，如果直接综合成RTL代码，其硬件开销较大，而实际的设计可能是7, 13,或任意位宽的数据，为了生成更有效的Verilog代码，硬件设计人员需将参数的数据类型由整型、浮点或双精度的数据类型改为Calypto公司的定点算法C数据类型即可进行硬件实现。该数据类型采用C++语言常用的模板技术，具有参数化、可配置性高、信息隐藏等优点，其位宽、舍入方式、溢出处理等均为模板参数，可以灵活修改，可从Calypto网站免费下载。 Calypto公司提供了两种算法C数据类型：ac_int和ac_fixed， 其仿真速度要比相应的SystemC的数据类型(sc_int，sc_bigint、sc_fixed，sc_fixed_fast)的仿真速度要快 3~100倍。 10.2.1 ac_int型 ac_intW,false表示的是W位的无符号整数，其数值范围为0~2W-1，而ac_intW,true表示的是W位的有符号整数，其数值范围为-2W-1~2W-1-1。 10.2.