基于SignalTap的FPGA在线调试.docxVIP

一 打开SignalTap II 软件这里用的是Quartus II 13.0，调试的芯片是EP4CE15E22C8。点击“Tools - SignalTap II Logic Analyzer”。打开在线调试工具。二 创建测试文件点击”SignalTap II - New File”，来创建一个测试文件。注意这个测试文件实际在是工程中的一部分，会占用系统的RAM等资源，因此视调试芯片存储大小而选择观察数据的数量。完成工程后也要把测试文件从工程中移除，重新编译，以减小系统资源占用。三 选择仿真工具点击“Setup”来选择仿真工具。这里用的是USB-Blaster。选择工具后给电路板上电，点击“Scan Chain”来检测芯片类型。四 选择仿真时钟点击“Singal Configuartion”的“Clock”的浏览键。选择调试触发的系统时钟。点击 “List“可显示可添加的信号源，这里点击”clk”和“”以添加时钟信号，选中后点击“OK”以完成添加。五 添加观察信号在“trigger”窗口空白处左键双击即可调出添加信号界面。在“Fitter”中选择”Design Entry”，点击“List”可显示观察的信号。与添加时钟信号的方法类似，将信号添加到观察信号中。需要注意的是如图中“RA8875_Data”是16位数据，观察时也将显示16位的16进制数值，而“RA8875_Data[0]”是1位数据，观察时是1位二进制数值。六 保存测试文件保存测试文件，注意路径不能有中文。同时将文件添加到工程中。七 开始调试编译当前工程，并在“SignalTap ”窗口中的”Sof Manager”旁边点中浏览按键，选择编译输出的.sof文件，点击“Program Device”按键。至此，调试的准备工作就完成了。八 观察在“trigger”中点击”Data”标签，并在”Instance Manager”中选择断续调试和连续调试，就可以观察到数据了。注意：调试完成后一定要将文件从工程中移除，并重新编译！