xilinx使用步骤.docVIP

Xilinx软件使用步骤 目录 基本操作 1. 打开xilinx 2. open project 3. New project 4. 创建新的 .vhd文件 5. 建立波形文件 6. 综合 7. 仿真 8. 下载程序到电路板中 需要注意的问题 生成顶层原理图 建立.ucf文件 3. implement时出错的原因 4.仿真时的问题 基本操作 1. 打开xilinx 图1 打开xilinx界面 2. open project 图2 open project 图3 查找要打开的.ise文件 单击打开后，出现在左侧box中。 图4 open project 3. New project 顶层文件类型，原理图类型选Schematic，否则选择HDL； 单击下一步，通过右侧value各项目，配置器件类型，即FPGA 型号。 注意：此处配置错误的话，综合时会出现放不下或者些不进去的错误。 配置完成后，单击下一步，出现创建源文件对话框如下图所示。 不需做设置更改，直接点击下一步，出现添加现有源对话框如下图所示。 不需做任何设置，直接单击下一步，出现New project information对话框，如下图所示。 确认信息无误后，单击完成，创建的新的project即出现在主页面左侧Sources in project中，如下图所示。 4. 创建新的 .vhd文件 右击主页面左侧Sources in project中xc2s200-5pq208，在右键菜单中选择New source，如下图所示； 出现New source对话框；左侧选择VHDL Module，右侧输入文件名，如下图所示，单击下一步； 出现define vhdl source对话框，输入端口名，输入输出类型和MSB，LSB, 如下图所示， 然后单击下一步，出现信息对话框，如下图所示，确认无误后，单击完成。 然后主页面如下图所示： 5. 建立波形文件 在主页面，编程之后保存。 在 如下图所示位置右击.vhd文件，选择new source选项。 在弹出的new source对话框中选择testbench waveform，输入文件名，如下图所示。 单击下一步之后出现如下图所示的对话框，选定需要绑定的vhd文件 单击下一步，出现信息框如下图所示。 单击完成，出现初始化timing对话框，如下图所示。主要进行右侧两项的设置：clock info中选择时钟类型，有时钟的电路就选择single clock，纯组合逻辑电路就选择第三个；右下角选择时钟单位；点击确定即可。 单击确定后，主页面显示波形仿真，点击保存按钮，生成.tbw文件。 6. 综合 主页面左侧第二个box中，右击synthesize-XST，在右键菜单中选择run。 综合之后，若出现绿色对勾，如下图所示，表明综合已通过； 7. 仿真 主页面左侧上部box中，左击.tbw文件，下部box中选择modelsim simulator，对第一个条目单击右键，选择run，如下图所示。 系统自动打开modelsim软件，使用菜单栏中的放缩工具观看仿真结果；仿真关闭，quit；仿真ok的话，程序即可下载到电路板中。 8. 下载程序到电路板中 如下图所示，展开generate programming列表，在二级列表中右击generatePROM,ACE…，在右键菜单中选择run。 等待直到出现对话框，选择I want to create a PROM file； 单击下一步，不修改设置，如图 单击下一步，select a PROM，再点击添加，如图 单击下一步，继续下一步，点击add file ，选择默认路径下的.bit文件，点击open，点击ok。 如下图所示，点击‘否’！ 下图对话框中会出现蓝色字体表明成功PROM文件。 单击主菜单中mode选项，选择配置mode， 同样的方法添加.bit文件，出现warning时可以忽略，直接点击ok。 右击绿色box（.mcs）文件，选择program，再点击ok（注意，再点击ok之前一定要确保电路板已经插上电源） 出现下图，程序开始下载到电路板中。 然后，file----quit，不保存改变！返回主页面。 然后，拔掉电路板电源再重新上电，FPGA 自动从PROM中读取数据。 关闭并退出时注意不保存更改！点击否！ 需要注意的问题 1.生成顶层原理图 创建复杂的工程时，几个VHD之间需要连接的话需要使用顶层原理图。 方法如下： （1）生成.ucf文件： 主页面左侧上框中选中.vhd文件 左侧下框中选中Design utilities→双击Create schematic symbol，等待运行完毕出现绿色√。 左侧上