数字电子技术应用基础教学课件1作者赵景波第5章节.ppt

第5章 时序逻辑电路 本章大纲 5.1 概述 5.2 计数器 5.3 寄存器 5.4 知识拓展 5.5 实验 计数、译码和显示电路 5.6 实训1 计数器的功能测试 5.6 实训2 寄存器的功能测试 小结 习题 2．时序逻辑的表示方式 （1）逻辑函数：一般需用三组逻辑函数表示时序逻辑。 输出方程：Z（tn）=f[X（tn），Q（tn）]，为组合逻辑部分的输出函数表达式； 驱动方程：W（tn）=g[X（tn），Q（tn）]，为各触发器输入端的信号函数表达式； 特性方程：Q（tn+1）=h[W（tn），Q（tn）]，为表达触发器逻辑功能的函数表达式。 （2）状态转换表 （3）状态转换图 （4）时序波形图 3．时序逻辑电路的分析方法 分析时序逻辑电路的一般步骤： （1）观察逻辑图，明确时钟驱动情况，是同步还是异步时序逻辑电路。分析每个触发器的触发方式，分清输入变量和输出变量，组合电路和记忆电路部分。 （2）根据给定的时序逻辑图写出下列各逻辑方程式： 各触发器的时钟方程 时序电路的输出方程 各触发器的驱动方程 （3）将驱动方程代入相应触发器的特性方程，求得各触发器的次态方程，也就是时序逻辑电路的状态方程。 （4）根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 （5）根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。 【例5-1】 分析图所示的时序逻辑电路。 解： 可以看出图为同步时序逻辑电路。图中的两个触发器都接至同一个时钟脉冲源CP，所以各触发器的时钟方程可以不写。 （1）写出输出方程： （2）写出驱动方程： （4）作状态转换表及状态图 由于输入控制信号X可取1，也可取0，所以分两种情况列状态转换表和画状态图。 ① 当X=0时， 将X=0代入输出方程和触发器的次态方程，则输出方程简化为： ；触发器的次态方程简化为： ， 。 设电路的现态为 ，依次代入上述触发器的次态方程和输出方程中进行计算，得到电路的状态转换表见表。 根据表所示的状态转换表可得状态转换图如图所示。 ② 当X=1时， 输出方程简化为： ； 触发器的次态方程简化为： ， 计算可得电路的状态转换表如表所示，状态图如图所示。 （5）画电路的时序波形图，如图所示。 （6）分析逻辑功能 该电路一共有3个状态00、01、10。当X=0时，按照加1规律从00→01→10→00循环变化，并每当转换为10状态（最大数）时，输出Z=1。当X=1时，按照减1规律从10→01→00→10循环变化，并每当转换为00状态（最小数）时，输出Z=1。所以该电路是一个可控的3进制计数器，当X=0时，作加法计数，Z是进位信号；当X=1时，作减法计数，Z是借位信号。 异步时序逻辑电路的分析与同步时序逻辑电路分析方法基本相同，但应注意两个特点： 异步时序逻辑电路中没有统一的时钟脉冲，因此，分析时必须写出时钟方程； 需要分析有效状态、偏离状态以及自启动特性。 5.2 计数器 计数器在数字系统中应用十分广泛，不仅能统计输入脉冲的个数，还可以用作分频、定时、产生节拍脉冲等。 计数器按计数进制可分为二进制计数器和非二进制计数器，其中非二进制计数器中最典型的是十进制计数器；按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器；按计数器中触发器翻转是否与计数脉冲同步可分为同步计数器和异步计数器。 5.2.1 二进制计数器 按照二进制数的顺序进行计数的计数器称为二进制计数器。二进制计数器由n位触发器组成，其计数模数为2n，计数的范围为0～2n -1。 1．二进制异步加法计数器 2．二进制异步减法计数器 3．二进制同步加法计数器 5．二进制同步可逆计数器 5.2.2 集成二进制计数器 1．集成二进制计数器芯片介绍 （1）4位二进制同步加法计数器74161 74161的内部电路原理结构和引脚图如图所示，功能表见表。 （2）4位二进制同步可逆计数器74191 2．集成计数器的应用 （1）计数器的级联 5.3 寄存器 寄存器中用的记忆部件是触发器，每个触发器只能存1位二进制码。 根据作用的不同，寄存器可分为移位寄存器和数码寄存器。数码寄存器是指存储二进制数码的时序电