数字电路与逻辑设计(修订版)课件作者杨爱琴主编余根墀高志宏副主编第三章节第三章节.pptVIP

第3章 常用组合逻辑模块及其应用 本章提要 本章主要介绍中规模常用组合逻辑模块及其应用。 包括加法器及其应用、编码器及其应用、译码器及其应用、数据比较器及其应用、数据选择器及其应用和数据分配器及其应用及其检测电路。 并介绍用中规模集成电路构成的组合电路的设计。 本章难点 l?? 编码器、译码器及其应用。 用中规模集成电路构成的组合电路的设计 第3章 常用组合逻辑模块及其应用3.1 加法器 2．全加器 3.1.2 加法器典型模块及其应用 第3章 常用组合逻辑模块及其应用3.2 数据比较器 3.3 编码器与译码器 3.5 奇偶检测电路 在计算机和数字通信系统中，代码在传送、存储过程中，由于线路本身的缺陷、传输线上的噪声、干扰或其他偶然原因，会使代码出现差错，将1变成0或0变成1。 为了检查代码是否出错，通常采用的方法叫做奇偶校验，它是奇校验和偶校验的通称。这种方法，是在由多位二进制代码组成的信息位外，再添加一位附加位0或1，构成编码系统。该附加位称为奇（或偶）校验位。如果组成信息位和校验位中1的总个数为奇数，称为奇校验；反之，称为偶校验。 传输线 发生器 奇偶数码 检验位 检验器 端 接 发 收 端 检验结果 送 奇偶数码 奇（偶）发生器确定在n-1位信息位外应添加的校验位是1还是0,以构成奇（偶）数个1。代码传送后，再由