电工与电子技术基础 第14章 双稳态触发器和时序逻辑电路.ppt

第14章 双稳态触发器与 时序逻辑电路 返回 【例14.12】分析N进制计数器的逻辑功能。 置0端接地，计数器处于计数状态。 N1计数器接成十六进制，从Q3Q2Q1Q0输出；每来一个时钟脉冲，计数器翻转一次。 N2计数器接成二进制，从Q02输出，每来十六个时钟脉冲，计数器翻转一次。 返回 返回 3.用反馈归零法组成其他进制计数器。 为了增加集成计数器的进制种类，可以采用反馈归零法得到二到十六进制之间的多种进制计数器。 返回 反馈归零法： 将计数器的任意输出端和清零端连接在一起，当输出端为高电平时，清零端立刻清零，强迫计数器回零。 【例14.13】分析N进制计数器的逻辑功能。 解 这是2-5-10进制计数器，置9端接地，计数器处于计数状态。 置0端接到 端，第6个时钟脉冲来到时，计数器清零，故为六进制计数器。 Q2Q1 返回 过渡状态 毛刺 六进制计数器 14.1.3 D 触发器 为了解决空翻问题，由六个与非门组成维持阻塞型D触发器，逻辑电路如图所示。 e f c d a b D C 逻辑符号 触发器 前沿翻转 一个输入端 返回 其翻转过程请自行分析。 真值表 D触发器的输出状态随着输入状态变化。 返回 C D 【例14.3】画出D触发器的输出波形。 返回 【例14.4】画出D触发器的输出波形。 解 (74LS73) J-K触发器 的管脚图 (74LS74) D触发器的 管脚图 返回 14.2 寄存器 寄存器：数码寄存器和移位寄存器。 寄存器的组成：触发器及其附加逻辑门。 寄存数码的位数：n个触发器可以寄存n位数码。 寄存数码的输入方式：并行输入与串行输入。 寄存数码的输出方式：并行输出与串行输出。 返回 返回 14.2.1 数码寄存器 【例14.5】四位数码寄存器 分析： 送入寄存数码 1 0 1 1 清零 0 0 0 0 寄存数码 0 1 0 0 1 0 1 1 取出数码 1 0 1 1 返回 14.2.2 移位寄存器 移位：来一个时钟脉冲，寄存器就寄存一位数码，所存的数码在时钟脉冲的作用下，向左或向右移动。根据移位的方向，分成左移寄存器、右移寄存器和双向移位寄存器。 寄存数码的输入、输出方式： 1.串行输入、串行输出； 2.串行输入、并行输出； 3.并行输入、串行输出； 4.并行输入、并行输出； 【例14.6】四位左移寄存器 数码左移一位 清零 左移控制端为高电平 0 0 0 0 1 C=1,送最高位1 1 0 0 0 0 1 0 0 0 C=2,送次高位1 1 1 1 1 1 返回 左移控制端 左移：在移位脉冲作用下，寄存器中的数码依次由高位向低位移动一位，称为左移。反之，称为右移。 数码左移二位 寄存数码：1101 工作原理分析： C=3,送次低位0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 1 1 1 1 数码左移三位 0 1 0 1 0 1 1 C=4,送最低位1 1 1 0 1 1 1 0 1 1 数码左移四位 经4个移位脉冲，数码1101存入寄存器中。 若要串行取出1101，需经4个时钟脉冲，从最低位触发器的输出端取出。 返回 左移控制端 74LS173四位寄存器：并入、并出工作方式。 14.2.3 集成寄存器简介 送数控制端， 低电平有效。 取数控制端， 低电平有效。 清零端， 高电平有效。 寄存指令， 高电平有效。 返回 返回 清零 寄存数码过程： 送数控制端置00 接入时钟脉冲 加入寄存数码 1 0 1 0 1010数码被寄存 取数控制端置00 取出1010 1 0 1 0 1 0 1 0 返回 14.3 计数器 计数器： 累计输入脉冲的个数。可以进行加法计数、减法计数及可逆计数。 工作方式： 二进制计数器； 计数器种类： N进制计数器。 十进制计数器； 同步和异步。 返回 14.3.1 二进制加法计数器 异步：时钟脉冲只加在最低位触发器的时钟脉冲端，相邻高位触发器的时钟脉冲由相邻低位触发器的输出信号提供。因此各个触发器输出状态转换的时间不同，故被称为异步。 【例14.7】三位二进制异步加法计数器。 1.异步二进制加法计数器。 返回 分析步骤: 1. 写出输入端的逻辑表达式 J2 = K2 = 1 J1 = K1 = 1