基于VHDL的简易数字钟.docVIP

课 程 设 计 报 告 设计题目：基于VHDL语言的简易数字钟设计 摘 要 随着电子设计自动化技术（EDA）的进步，数字电路在实际生活当中已经占据了重要的位置。在EDA技术中，最为瞩目的是以现代电子技术为特征的逻辑设计仿真测试技术。该技术的出现，使电子系统设计发生了质的变化。设计速度快、体积小、重量轻、功耗小的集成电路已成为趋势。用VHDL 语言开发的数字电路，大大简化了对工控电路的设计并且减低了成本。 本文介绍了利用VHDL硬件描述语言设计一款多功能数字钟的方法。可以实现显示、预置时分秒，年月日(可以准确显示每月天数，包括对闰年的计算）；秒表；整点报时的功能。利用6个7段数码管显示时分秒或年月日。在Quartus II 开发环境下编译仿真了设计的程序。仿真结果表明，该设计方法切实可行，具有一定的借鉴性。 关键词： EDA，VHDL，数字钟，Quartus II 目 录 摘要 I 一、课程设计目的 1 二、课程设计内容及要求 1 2.1 设计内容 1 2.2 设计要求 1 2.3 发挥部分 1 三、VHDL程序设计 1 3.1 整体介