西工大FPGA实验大作业.docVIP

西北工业大学 《硬件描述语言与FPGA》实验报告 学 院：学　　号：姓　　名：专 业：实验时间：实验地点：指导教师：西北工业大学 20 年 月 基于Verilog交通灯的设计与实现 一、实验目的及要求 实验目的：通过交通灯的设计与仿真综合，体会复杂时序的实现方法，学会用框图表示程序的设计思想，掌握中小规模集成电路的系统综合设计方法。 实验要求：设计一个交通灯信号控制电路。具体要求为：输入为50MHz的时钟和复位信号，输出为红、绿、黄三个信号（高电平为亮）。复位信号（高电平）有效，红、绿、黄灯灭；接着进行如下循环：绿灯亮1分钟，黄灯闪烁10秒，红灯亮1分钟。在此基础上再加两个数码管，对倒计时的数显示。 二、实验设备（环境）及要求 ModelSimSE和Synplify Pro 9.6.2 三、实验内容与步骤 1．设计思路概述： 考虑一个红绿黄交通灯及倒计时显示器设计 首先复位电平置1，所有的交通灯电平为低，即灭。首先绿灯亮60s，然后黄灯闪烁10s；红灯再接着亮60s;而后绿灯亮60s，黄灯闪烁10s，红灯亮60s……以此循环，直至复位电平置1，所有交通灯灭。 2．模块结构设计及流程图 顶层模块（module lights）： 模块例化，对控制模块和译码模块进行例化 控制模块： 交通灯颜色和倒计时  eq \o\ac(○,1)