数电 第四节 组合逻辑电路模块及其应用.pptVIP

A1 A0 0 0 0 0 BIN/OCT 七段译码器 七段译码器 0 0 0 1 1 0 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 1 A1 A0 0 0 0 0 BIN/OCT 七段译码器 七段译码器 0 0 0 1 1 0 1 1 ☆只要地址码变化周期大于25次/S,显示2769无明显闪烁感。 1 0 0 1 1 1 1 0 1 1 0 0 1 0 0 0 利用数据选择器设计组合电路 一、组合电路设计回顾 1.采用逻辑门电路设计 2.采用译码器设计 强调使用的器件 设计基础 0 0 0 二、数据选择器实现组合逻辑函数 F D0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 0 1 2 3 4 5 6 7 MUX 0 1 2 G 7 0 EN E 0 1 0 0 C B A D0 D0 D1 D1 0 1 例: 试用8选1数据选择器74151实现逻辑函数 F A0 A1 A2 0 1 2 3 4 5 6 7 MUX 0 1 2 G 7 0 EN E 0 C 0 0 0 1 1 1 D1 D2 D3 D4 D5 D6 D7 B A D0 A B C F 0 0 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 0 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 F D0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 0 1 2 3 4 5 6 7 MUX 0 1 2 G 7 0 EN E 0 C B A 0 0 0 1 1 1 比较数据选择器数据输入端与真值表中的输出 1.输入取值组合的个数与输入数据通道数相同 (2)输入变量接至数据选择器的控制（地址）输入端； (3)按真值表的输出变量顺序依次加到数据选择器的数据输入端。 数据选择器实现逻辑函数 (1)将函数表达式转换成标准的积之和形式； 设计变得如此简单 F D0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 0 1 2 3 4 5 6 7 MUX 0 1 2 G 7 0 EN E 0 C B A ? A B C F 0 0 0 0 0 1 0 0 1 1 0 0 0 1 1 1 1 0 1 0 1 1 1 1 1 0 0 0 0 1 1 1 0 0 0 0 1 1 1 1 2.当输入取值组合的个数大于通道数时，用数据选择器实现逻辑函数的设计 将通道数进行扩展 F ≥1 F F2 F2 D8 D9 D10 D11 D12 D13 D14 D15 A0 A1 A2 0 1 2 3 4 5 6 7 MUX 0 1 2 G 7 0 EN S1 （1） （2） F1 F1 D0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 0 1 2 3 4 5 6 7 MUX 0 1 2 G 7 0 EN S 1 A3 (1)卡诺图的压缩 00 01 11 10 AB CD 00 01 11 10 00 01 11 10 AB C 0 1 着手点：K图 只用一个数据选择器实现 以四变量逻辑函数为例 (2)压缩后卡诺图内容的填写 (3)逻辑电路图的绘制 00 01 11 10 AB CD 00 01 11 10 00 01 11 10 AB C 0 1 0 1 A B 0 1 0 0 1 1 1 0 1 0 1 0 D D C 当输入取值组合的个数小于通道数时，用数据选择器实现逻辑函数的设计 思考 例：试用4选1数据选择器74153实现逻辑函数 C 00 01 11 10 AB 0 1 0 0 0 1 1 1 0 1 1 0 1 0 A B 0 C 1 C 0 1 0 1 2 3 0 A B 0 C C 1 F EN D0 D1 D2 D3 MUX 将传送来的或处理后的信息分配到各通道。 数据分配器 一输入 多输出 分配 发送端，并—串 接收端，串—并 输入数据 地址 选择码 多路数据 输出 D0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 S3 S2 S1 0 1 2 3 4 5 6 7 BIN/OCT 0 1 2 G 7 0 EN D 1 四、数值比较器 功能：能对两个相同位数的二进制数进行比较的逻辑电路。 （一） 数值比较器的基本概念及工作原理 1．1位数值比较器 2. 多位比较器 在比较两个多位数的大小时，自高向低地逐位比较，只能在高位相