微机原理与接口课设.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
微机原理与接口课设

一. 课程设计任务和目的 1.1 课程设计目的 课程设计的实现目的:本课程设计主要是通过汇编语言用软件编程的方法实现简单的音乐播放功能。通过在《微机原理与接口技术》课程上所学的汇编知识和8253芯片相关知识,来完成本课程设计;用汇编程序完成键控音乐播放器的,用8253定时器来产生声音。该播放器有若干首歌曲可以选择,开始时输出说明,要用户选择要播放的歌曲,然后根据用户按键进行播放、退出或出错提示。通过课程设计环节来加强对所学知识的理解和应用。 本课程设计注重提高学生应用能力、创新能力。在掌握了基本的实验方法和实验技能且理论教学完成的基础上,要求学生通过一周的集中工作,初步锻炼综合运用所学知识的能力,通过讨论与合作,完成一项完整的设计工作。更深入的了解微机芯片的用法和程序的完成过程,调试方法及技巧。通过这个环节来加深对《微机原理与接口技术》所学内容的理解和融会贯通。 设计音乐播放器主要目的: 1. 了解利用数模转换器产生音乐的基本方法。 2. 掌握定时/计数器8253A 的使用。 1.2课程设计任务 本次课程设计题目是:音乐播放器。 要求: 选用合适的芯片,和其他硬件。 自行设计电路并使用汇编语言编写程序完成键控音乐播放器功能。 该播放器有若干首歌曲可以选择,开始时输出说明,要用户选择要播放的歌曲,然后根据用户按键进行播放、退出或出错提示。 (4) 利用8253作为音阶频率发生器,对一段音乐进行编码后存入音符表,程序中可调用音符表自动播放音乐,从中了解音乐播放的原理。 (5) 利用8253A和PC机,设计并实现简易音乐播放器 (6) 使用汇编语言编写音乐播放程序。 (7) 完成实验报告。 二、课程设计相关知识 2.1 定时/计数器8253A 在微机及控制系统中,经常要用到定时信号。如系统的日历时钟,动态存储器刷新。对外部执行机构控制时也需要定时中断、定时检测、定时查询等。定时的方法主要是两种: 软件定时:利用指令的执行时间设计循环程序,使CPU 执行延迟子程 序的时间就是定时时间。缺点:执行延迟时,CPU 一直被占用,降低了CPU 的效率。 硬件定时:用计数器/定时器作为主要硬件,在软件简单指令的控制下产生精确的时间 延迟。突出优点为计数时不占用CPU 时间,如利用定时器/计数器产生中断信号,可建立多作业环境,提高了CPU 效率。 主要功能: (1)每片上有3 个独立的16 位的减计数器通道。 (2)对于每个计数器,都可以单独作为定时器或计数器使用,并且都可以按照二进制或十进制来计数。 (3)每个通道都有6 种工作方式,都可以通过程序设置或改变。 (4)每个计数器的速率可高达2MHz。最高的计数时钟频率为2.6MHz。 2.2 8253A内部结构 8253的内部结构如图所示,它主要包括以下几个主要部分: 图2-1 8253的内部结构 (1).数据总线缓冲器 实现8253与CPU数据总线连接的8位双向三态缓冲器,用以传送CPU向8253的控制信息、数据信息以及CPU从8253读取的状态信息,包括某时刻的实时计数值。 (2).读/写控制逻辑 控制8253的片选及对内部相关寄存器的读/写操作,它接收CPU发来的地址信号以实现片选、内部通道选择以及对读/写操作进行控制。 (3).控制字寄存器 在8253的初始化编程时,由CPU写入控制字,以决定通道的工作方式,此寄存器只能写入,不能读出。 (4).计数通道0#、1#、2#: 这是三个独立的,结构相同的计数器/定时器通道,每一个通道包含一个16位的计数寄存器,用以存放计数初始值,一个16位的减法计数器和一个16位的锁存器,锁存器在计数器工作的过程中,跟随计数值的变化,在接收到CPU发来的读计数值命令时,用以锁存计数值,供CPU读取,读取完毕之后,输出锁存器又跟随减1计数器变化。 2.3 8253A外部引脚 8253芯片是具有24个引脚的双列直插式集成电路芯片,其引脚分布如图所示。8253芯片的24个引脚分为两组,一组面向CPU,另一组面向外部设备,各个引脚及其所传送信号的情况,介绍如下: (1).D7~D0:双向、三态数据线引脚,与系统的数据线连接,传送控制、数据及状态信息。 (2).:来自于CPU的读控制信号输入引脚,低电平有效。 (3).:来自于CPU的写控制信号输入引脚,低电平有效。 (4).:芯片选择信号输入引脚,低电平有效。 图2-2 8253的引脚 (5).A1、A0:地址信号输入引脚,用以选择8253芯片的通道及控制字寄存器。(6).VCC及GND:+5V电源及接地引脚 (7).CLKi:i=0,1,2,第i个通道的计数脉冲输入引脚,8253规定,加在CLK引脚的输入时钟信号的频率不得高于2.6MHZ,即时钟周期不能小于380ns。 (8).GATEi:i=0,

文档评论(0)

wyjy + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档