电工电子技术第21章.ppt

第21章 触发器和时序逻辑电路 21.1 双稳态触发器 21.1.1 RS 触发器 21.1.2 JK触发器 74LS112双JK触发器 74LS74双D触发器 应用举例 21.2 寄存器 21.2.1 数码寄存器 21.2.2 移位寄存器 21.3 计数器 21.3.1 二进制计数器 21.3.1 二进制计数器 74LS197集成4位异步二进制加法计数器 74LS161集成4位同步二进制加法计数器 例：分析下图电路是几进制计数器，是同步计数器还是异步计数器，是加法计数器还是减法计数器。 时序逻辑电路的分析方法 2.方法一：列写状态转换表，分析其状态转换过程 方法三：写出各触发器的状态方程 21.3.2 十进制计数器 1) 逻辑功能及外引线排列 1) 逻辑功能及外引线排列 1) 逻辑功能及外引线排列 21.5 555定时器及其应用 21.5.1 555定时器 21.5.2 由555定时器组成的单稳态触发器 21.5.2 由555定时器组成的单稳态触发器 21.5.2 由555定时器组成的单稳态触发器 21.5.3 由555定时器组成的多谐振荡器 1 1 0 ? 1 0 清零 0 0 0 0 Q1 RD CP0 R02 R01 S91 S92 Q J K Q F1 Q J K Q F2 Q2 Q J K Q F3 Q3 RD RD RD SD SD CP1 Q0 Q J K Q F0 （1） R01 、 R02 置“0”输入端 逻辑功能 0 置“9” 1 1 0 0 （2） S91 、 S92 置“9”输入端 逻辑功能 ? 1 1 ? Q1 RD CP0 R02 R01 S91 S92 Q J K Q F1 Q J K Q F2 Q2 Q J K Q F3 Q3 RD RD RD SD SD CP1 Q0 Q J K Q F0 计数功能 ? 0 ? 0 1 1 逻辑功能 Q1 RD CP0 R02 R01 S91 S92 Q J K Q F1 Q J K Q F2 Q2 Q J K Q F3 Q3 RD RD RD SD SD CP1 Q0 Q J K Q F0 ? 0 ? 0 1 1 二进制计数 五进制计数 Q1 RD CP0 R02 R01 S91 S92 Q J K Q F1 Q J K Q F2 Q2 Q J K Q F3 Q3 RD RD RD SD SD CP1 Q0 Q J K Q F0 计数脉冲 计数脉冲 ? 0 ? 0 1 1 计数脉冲 十进制计数 Q1 RD CP0 R02 R01 S91 S92 Q J K Q F1 Q J K Q F2 Q2 Q J K Q F3 Q3 RD RD RD SD SD CP1 Q0 Q J K Q F0 2）74LS290 功能表 输 入 输 出 Q2 Q3 R01 S92 S91 R02 Q1 Q0 1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 1 0 1 0 R01 S92 S91 R02 有任一为“0” 有任一为“0” 计数 清零 置9 ? ? ? ? 置“9”功能强于置“0” 功能 S92 S91 Q3 Q0 Q2 Q1 R01 R02 CP1 CP0 输入计数脉冲 8421码异步十进制计数器 十分频输出(进位输出) 计数状态 计数器输出 3）74LS290的应用 S91 N CT74LS290 S92 Q2 Q1 N UCC R01 R02 CP0 CP1 Q0 Q3 地 外引线排列图 1 7 8 14 （2）74LS390 二-五-十进制计数器 74LS390外引线排列图 每个芯片内有两个十进制计数器 1 8 UCC 1QC 1QB 1RD 1QA 1QD GND 1C 2QD 2QC 2QB 2QA 2RD 2C 2C 1C 16 9 15 14 13 12 11 10 7 6 5 4 3 2 五进制 五进制 二进制 每个计数器包含一个二进制和一个五进制计数器 二进制和五进制经适当联接可组成十进制计数器 下降沿翻转 RD高电平清零 低位 高位 QD QA QC QB RD C C 计数脉冲 8421码异步十进制计数器 十分频输出(进位输出) 计数状态 计数器输出 用 74LS390 连成十进制计数器 21.3.3 任意进制计数器 清“0”法：当满足一定的条件时，利用计数器的清零端强迫计数器清零，重新开始新一轮计数。 利用清“0”法可用已有的计数器得出小于原进制