第12章时序逻辑电路(电工学).pptVIP

12.3 计 数 器 （2）按数字的增减趋势 （1）按计数进制 　 （3）按触发器是否由 同一计数脉冲控制　 　　计数器主要用于对时钟脉冲计数，分频、定时的时序电路 二进制计数器 二-十进制计数器 Ｍ进制计数器 加法计数器 减法计数器 可逆计数器。 同步计数器 异步计数器 CP Q3 Q2 Q1 Q3 Q2 Q1 0 1 2 3 4 5 6 7 8 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 1 1 1 二进制加法计数器表 每来一个CP的下降沿时，Q1翻转一次； 每当Q1由1变0， Q2翻转一次； 每当Q2由1变0， Q3翻转一次； 一、异步二进制计数器 异步二进制计数器设计方法 1）首先要将触发器连接成计数状态，即每一级触发器均组成T’触发器。对于JK触发器J=K=1, D触发器D=Qn 2）最低位触发器每来一个时钟脉冲翻转一次； CPi = Qi - 1 CPi = Qi - 1 减法计数 CPi = Qi - 1 CPi = Qi - 1 加法计数 下降沿触发式 上升沿触发式 计数触发器的触发信号接法 计数规律 3）低位由1→0时，向高位产生进位，高位翻转。对下降沿触发器，高位的CP端应与其邻近低位的输出Q端相连。 异步：触发器的时钟脉冲不同 由JK触发器构成的三位异步二进制计数器 Q1 Q2 Q3 1 4 7 8 CP 四分频 八分频 二分频 由D触发器构成的三位异步二进制计数器 二、同步二进制计数器 例1、设计三位二进制计数器（八进制计数器） 。 解：方法一：状态表观察法 1）写出状态表 同步：所有触发器的时钟脉冲输入端都接到同一时钟脉冲 分析状态表可见： ：每来一个CP，状态翻转一次。所以选J1=K1=1。 ：当 =11时,来一个CP，状态翻转一次。所以选 J3=K3= ：当 =1时,来一个CP,状态翻转一次。所以选J2=K2= 进位（输出方程） 2）画出逻辑电路图 1 1 1 1 1 1 FFT1 FFT2 FFT3 Q1 Q2 Q3 C1 C1 C1 解：1）写出状态表 2）由状态表写出状态方程 方法二：状态方程法 4）触发器选择：三位二进制，需3个触发器，选用JK触发器 JK触发器的状态方程为 比较状态方程可得 3）化简状态方程 5）图见前面方法一。 思考：二进制同步减法计数器设计？ 三、同步十进制计数器 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 CP Q3 Q2 Q1 Q0 0 1 2 3 4 5 6 7 8 9 10 十进制数 0 1 2 3 4 5 6 7 8 9 进位 0 0 0 0 十进制计数器状态表 J1＝K1＝1 J2＝Q4Q1， J3＝K3＝Q2Q1 J4＝Q3Q2Q1， K4＝Q1 K2＝Q1 Q1 Q2 Q3 Q4 1 2 3 4 5 6 7 8 9 10 CP 十进制加法计数器波形图： 例2、分析图示计数器为几进制计数器。 注意K 则可列出状态表 由状态表可知该计数器为五进制计数器 74LS161功能表 输 入 输 出 ET EP CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 × × × × × × × × 1 0 × × ↑ d0 d1 d2 d3 1 1 1 1 ↑ × × × × 1 1 0