数字电子技术基础第3版成立电子课件第4章节锁存器和触发器.ppt

第 4 章 锁存器和触发器4.1 概述 能存储1位二进制数据的逻辑单元电路称为锁存器或触发器。3个特点：（1）具有两个能够自动保持的稳定状态，用来存储数据0和数据1；（2）在输入信号作用下，它们的两个逻辑状态之间可以相互转换；（3）输入信号不变或撤去后，其能够将所存储数据长久保存。 4.2 基本SR锁存器4.2.1 用与非门构成的基本SR锁存器1. 电路组成 2. 工作原理 当d＝0、d＝1时，无论现态Qn是1还是0，次态Qn+1均为1态； 当d＝1、d＝0时，无论现态Qn是1还是0，次态Qn+1均为0态； 当d＝1、d＝1时，现态Qn是1，次态Qn+1亦为1；Qn为0，Qn+1亦为0； 当d＝0、d＝0时，无论现态Qn是1态还是0态，次态Qn+1＝＝1，两个互补的次态同为1。称这种状况为不定状态“ф” 。 3. 逻辑功能描述（1）功能表 （2）特性方程 （3）激励表 （5）工作波形图 例4-1 在图4-1b所示的基本SR锁存器中，已知输入信号波形如图4-4上方所示，设该锁存器的初始状态Q初＝0，试画出输出Q及的波形图。解：  4.2.2 由或非门构成的基本SR锁存器 4.2.3 集成基本SR锁存器 例4-2 运用基本SR锁存器，消除由于机械开关振动所引起的干扰脉冲。解：  4.3 时钟触发器4.3.1 门控SR锁存器1. 电路组成 2. 工作原理3. 逻辑功能描述（1）功能表 （2）特性方程 （3）激励表 （4）状态转换图 例4-3 对于图4-9所示的门控SR锁存器，已知CP、R、S波形如图4-10上方所示，设锁存器初始状态Q初＝0，试画其输出端Q及的波形图。解：  4. 门控SR锁存器的触发方式5. 门控SR锁存器的空翻现象 4.3.2 主从触发器 具有边沿触发工作特性的存储单元就是边沿触发器。1. 主从SR触发器（1）电路组成  （2）工作过程  当CP＝1时，＝0，主触发器根据输入信号S、R端的信号状态而翻转，从触发器因＝0封锁G3、G4门而保持原态不变。 当CP＝0时，＝1，主触发器被封锁，即使S、R信号发生变化，主触发器状态也不变；但从触发器被打开，将主触发器CP＝1期间存储的信息作为从触发器的输入信号，使从触发器按门控SR锁存器的特性方程翻转，且在CP＝0期间，从触发器一直受主触发器控制，两者状态相同。克服了“空翻”现象。 （3）逻辑功能描述 （4）存在问题 主从SR触发器仍旧会有“不定”状态。 2. 主从JK触发器（1）电路组成 （2）工作原理 当CP＝1时，主触发器动作当CP＝0时，从触发器动作从JK触发器的特性方程为 （CP↓） （4-3）有效避免了“不定”状况。（3）逻辑功能描述1）功能表 2）激励表 （4）主从JK触发器的一次翻转问题 一旦此输入变量因干扰引起主触发器翻转，即使干扰消失后，该变量无论怎样变化也不能使主触发器翻转到原先的状态，此现象称为主从JK触发器的一次翻转问题。 例4-4 在图4-15a所示的主从JK触发器电路中，设CP的波形如图4-15b所示，试画出Q、端的波形图。设触发器的初始状态为Q初＝0。解： 4.3.3 几种常用的边沿触发器1. 维持-阻塞D触发器（1）电路组成  （2）工作原理 1）D＝1 使触发器可靠地置1。2）D＝0 使触发器的输出可靠置0。（3）逻辑功能1）功能表  （4）异步置1端和异步置0端 当d＝0及d＝1时，均保证对触发器直接置1。当d＝1及d＝0时，均可确保触发器直接复位。 例4-5 在图4-17a所示的维持-阻塞D触发器中，已知CP、Sd、Rd、D的波形如图4-19上方所示，试画出与之对应的输出波形图。设触发器初始状态为0。解：  2. 利用传输延迟的边沿JK触发器（1）电路组成  （2）工作过程1）当＝0时 电路状态不变。 2）当由低电平变为高电平后 第1阶段：在t＜tPD这段时间内，保持不变。 第2阶段：在t＞tPD时间以后，输出状态保持不变。 在的上升沿及＝1期间，电路均保持原状态不变。 （3）异步置1和异步置0功能 3. CMOS主从结构边沿触发器（1）CMOS主从结构边沿D触发器1）电路组成 此为一种利用CMOS