微机体系结构.pptVIP

2.3.2 存储器的分段管理 8086系统将的1MB空间分成多个逻辑段（Segment） 每个逻辑段的容量≤64KB 8086系统中，把16字节的存储空间称作一节（Paragraph） 要求各逻辑段从节的整数边界开始，即段首地址的最低4位地址码总是为0000B。 物理地址与逻辑地址 物理地址 识别任一存储单元唯一的20位地址。 段基址 段首地址的高16位地址码 ，它存放于相应的段寄存器中 偏移地址 内存单元相对于段首址的偏移量，它是16位无符号数 “段地址”、“偏移地址”也称作逻辑地址 段地址说明逻辑段在主存中的起始位置 偏移地址说明主存单元距离段起始位置的偏移量 “段地址”、“偏移地址”也称作逻辑地址 段基地址 : 段内偏移地址 分段后在用户编程时，采用逻辑地址，形式为 分隔符 物理地址 14700H 逻辑地址 1460H:100H OF（Overflow Flag）：溢出标志。 OF=1 表示本次运算结果超出了带符号数范围，即溢出，否则OF=0 8位补码的整数范围是： -128 ~ +127 16位补码的整数范围是： -32768 ~ +32767 2个n位的无符号二进制数相加，结果大于2n－1，称为进位。应用CF标志位作判断。 2个n位的带符号二进制数相加，结果大于2n-1－1或小于-2n-1，称为溢出，应用OF标志位作判断。 上述的n为字长，8086的n为8或16。 关于进位与溢出 三个控制标志位为： DF（Direction Flag）：方向标志。 DF=1，使串操作按减地址方式进行； DF=0，使串操作按增地址方式进行。 IF（Interrupt Flag）：中断标志。 IF=1，允许CPU响应可屏蔽中断； IF=0，禁止CPU响应可屏蔽中断。 TF（Trap Flag）：单步标志。 TF=1，CPU进入单步工作方式； TF=0，CPU正常执行。 例如： 二进制数 无符号数 带符号数 加数14 ＋4 加数211 ＋11 和15 ＋15 CF OF ZF SF PF AF 0 0 0 0 1 0 二进制数 无符号数 带符号数 加数17 ＋7 加数2251 －5 和2 ＋2 CF OF ZF SF PF AF 1 0 0 0 0 1 二进制数 无符号数 带符号数 加数19 ＋9 加数2124 ＋124 和133 －123 CF OF ZF SF PF AF 0 1 0 1 0 1 8086 CPU的两种工作模式 8086可工作于两种模式下，即： 最小模式和最大模式。 最小模式不支持8087。存储器和I/O控制信号全部由CPU产生。 最大模式支持8087。 CPU的部分信号线被用作8087的控制，因此需要由8288总线控制器来产生这些控制信号。 注：80286以后的CPU不再区分这两种工作模式。 最小模式下的连接示意图 8086 CPU ? ? 控制总线 数据总线 地址总线 地址 锁存器 数据总线 缓冲器 ALE 时钟发 生 器 8284A 地址/数据 8286 8282 Vcc MN/MX DEN DT/R 最大模式下的连接示意图 8088 CPU 数据总线 地址总线 地址 锁存器 数据总线缓冲器 时钟发 生 器 总 线 控制器 控制总线 8284A 8288 ALE CLK MN/MX 8282 8286 GND 2.3 8086CPU的外部引脚及功能 8086CPU芯片是40条引脚的双列直插式封装； 8086CPU有两种工作模式，即最大模式和最小模式 引脚采用了分时复用方式，有8条引脚在两种工作模式中具有不同的功能。 8086的各引脚功能： AD15～AD0（ Address Data Bus）分时复用地址/数据线 传送地址时三态输出； 传送数据时可双向三态输入/输出。 A19/S6 ~ A16/S3（ Address/Status）分时复用地址/状态线 作地址用时，A19～ A16与AD15～AD0一起构成访问内存的20位物理地址 当CPU访问I/O端口时， A19～ A16保持为“0” 作状态用时，S6～S3输出状态信息。（见表2.1） 表2.1 S4S3状态编码 S4 S3 段寄存器 0 0 ES 0 1 SS 1 0 CS（I/O，INT） 1 1 DS S5指示中断标志状态，当IF=1时，S5=1。S6恒为“0”。 （Bus High Enable/Stat