数字电路5-2.pptVIP

  • 2
  • 0
  • 约5.77千字
  • 约 57页
  • 2017-11-28 发布于湖北
  • 举报
数字电路5-2

* 集成移位寄存器简介 并行输入-并行输出 ( 双向 ) 74LS194、74LS198、74LS299,等。 并行输入-串行输出 74LS165、74LS166,等。 串行输入-并行输出 74LS164,等。 串行输入-串行输出 74LS91,等。 * §6.3.2 计数器 1. 计数器的作用 记忆输入脉冲的个数;用于定时、分频、产生节拍脉冲及进行数字运算等等。 2. 计数器的分类 按工作方式分:同步计数器和异步计数器。 按功能分:加法计数器、减法计数器和可逆计数器。 按计数器中的数字编码方式分:各种不同的计数器,如二进制计数器、十进制计数器、二-十进制计数器、循环计数器等等。 按计数器的计数容量(或称模数)来分:如十进制计数器、六十进制计数器、二十四进制计数器等等。 * 计数器的分析 计数器的设计 电路由触发器构成 电路由集成组件构成 用触发器实现 用集成组件实现 3. 计数器的研究内容 * 异步计数器的特点:在异步计数器内部,有的触发器直接受输入计数脉冲控制,有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲,因此各个触发器状态变换的时间先后不一,故被称为“ 异步计数器 ”。 Q2 D2 Q1 D1 Q0 D0 Q2 Q1 Q0 CP 计数脉冲 三位二进制异步加法计数器 * 同步计数器的特点:在同步计数器内部,各个触发器都受同一时钟脉冲——输入计数脉冲的控制,因此,它们状态的更新几乎是同时的,故被称为 “ 同步计数器 ”。 三位二进制同步加法计数器 Q2 Q2 J2 K2 Q1 Q1 J1 K1 Q0 Q0 J0 K0 计数脉冲 CP * 一、同步二进制加法计数器 1 0 1 1 0 1 1 + 1 1 0 1 1 1 0 0 + 1 1 0 1 1 1 0 1 分析:1、最低位,每来一个脉冲,都翻转; 2、其余位,只有在比它低的所有位上全 部为1时才翻转。 1、同步二进制加法计数器 * 列写控制端的逻辑表达式: J3 = K3 = Q2Q1Q0 J1 = K1 = Q0 J0 = K0 = 1 Q0: 来一个CP,它就翻转一次; Q1:当Q0=1时,它可翻转一次; Q2:只有当Q1Q0=11时, 它才能翻转一次; J2 = K2 = Q1Q0 Q3:只有当Q2 Q1Q0=111 时, 它才能翻转一次。 * 状态转换图: * 时序图: * 74161 同步置位端 数据输入端 异步清零端 片选端 * CC4520 异步清零端 片选端 T’触发器 * 1 0 1 1 0 1 1 - 1 1 0 1 1 0 1 0 - 1 1 0 1 1 0 0 1 2、同步二进制减法计数器 分析:1、最低位,每来一个脉冲,都翻转; 2、其余位,只有在比它低的所有位上全 部为0时才翻转。 * 列写控制端的逻辑表达式: Q0: 来一个CP,它就翻转一次; Q1:当Q0=0时,它可翻转一次; Q2:只有当Q1Q0=00时, 它才能翻转一次; Q3:只有当Q2 Q1Q0=000 时, 它才能翻转一次。 * 3、同步二进制加/减计数器 74LS191:单时钟 加/减控制端 片选端 数据输入端 异步置数端 * 时序图: * 74LS193:双时钟 异步置数 异步清零 没有脉冲时处于高电平 * 4、同步十进制加法计数器 * 74160 异步复位 同步置数 与74161类似 * 5、同步十进制减法计数器 * 74LS190:单时钟 异步复位 异步置数 与74LS191类似 6、同步十进制 加/减法计数器 * *二、异步计数器 1、异步二进制计数器 分析:三个触发器都接成了T’触发器的形式,每来一个时钟脉冲触发器就翻转。但三个触发器非同一个时钟脉冲,所以不在同一时间翻转,为异步计数器。 图5. 3.26 下降沿动作的异步二进制加法计数器 * 时序图

文档评论(0)

1亿VIP精品文档

相关文档