数字逻辑12第十二讲.pptVIP

第 12 讲 课时授课计划 课 程 内 容 3. 触发器分类： 基本RS触发器小结 真值表 说明 一、维持阻塞D触发器 边沿D触发器功能表 （4）波形图 已知同步RS触发器的输入波形，画出输出波形图。 二. D触发器 　　为了解决时钟控制R-S触发器在输入端R、S同时为1时状态不确定的问题，可对时钟控制R-S触发器的控制电路稍加修改，使之变成如下图(a)所示的形式，这样便形成了只有一个输入端的D触发器。其逻辑符号如图 (b)所示。 R S R S 　　修改后，控制电路在时钟脉冲作用期间(CP=1时)，将输入信号D转换成一对互补信号送至基本R-S触发器的两个输入端，使基本R-S触发器的两个输入信号只可能是01或者10两种组合，从而消除了状态不确定现象，解决了对输入的约束问题。 工作原理如下： 　　当无时钟脉冲作用（即CP=0）时，控制电路被封锁，无论D为何值，与非门G3、G4输出均为1，触发器状态保持不变。 　　当时钟脉冲作用（即CP=1 ）时，若D=0，则门G4输出为1，门G3输出为0，触发器状态被置0；若D=1，则门G4输出为0，门G3输出为1，触发器状态被置1。 　　由分析可知，在时钟作用时，D触发器状态的变化仅取决于输入信号D，而与现态无关。其次态方程为  Q(n+1) = D  　　D触发器的逻辑功能如右表所示。 D Q(n+1) 0 1 0 1 D 触发器功能表 　　上述D触发器依然存在“空翻”现象。因此，在时钟作用期间要求输入信号D不能发生变化。 　　 　　为了进一步解决“空翻”问题，实际中广泛使用的集成D触发器通常采用维持阻塞结构，称为维持阻塞D触发器。 D Q(n+1) 0 1 1 0 D触发器功能表 现态 Q 次态Q(n+1) D触发器状态表 D=0 D=1 0 0 1 1 0 1 （1）cp=1期间,若输入信号多次发生变化，则触发器状态将多次翻转，从而降低了电路的抗干扰能力。作为计数使用时，将发生空翻。 CP D Q （2）基本RS触发器和同步RS触发器的不足: ①输入有约束条件,②存在空翻现象。 4.2.4 边沿触发器 ①维持阻塞边沿触发器 ； ②利用各门电路传输延迟时间的不同构成边沿触发器； ③利用CMOS传输门的边沿触发器。 分类： 边沿触发器即利用cp边沿触发的触发器，也就是触发器的次态仅取决于cp信号的上升沿 (↑)或 下降沿 (↓)到达时刻输入信号的状态。 维持阻塞结构的触发器形式较多，有对称、非对称之分；有维持阻塞RS触发器和维持阻塞D触发器等。 1、维持阻塞D触发器电路结构 6与非门组成对称形式， 其中1、2、3、4、为同步触发器， 集成芯片如74LS74。 维0线 CP 阻0线 阻1线 维1线 G2 G3 G5 G4 G6 G1 Q Q D 2、工作原理 设原态Q=0，并设D=1 ①CP=0期间,G3=G4=1 1 0 0 1 1 0 G1 G2 D cp G3 G4 G5 G6 维1线 阻0线 维0线 阻1线 ② G3=G4=1反馈到 G5，G6的输入， G5＝1、G6＝0 1 0 0 1 1 0 G1 G2 D cp G3 G4 G5 G6 维1线 阻0线 维0线 阻1线 1 1 0 0 1 设原态Q=0，并设D=1 ① CP=0期间,G3=G4=1 1 0 0 1 1 0 1 1 0 0 1 ③ CP正沿到达时 G3，G4开启，使 G3=0，G4=1。 ④ Q翻转为1 →1 →1 1 G1 G2 D cp G3 G4 G5 G6 维1线 阻0线 维0线 阻1线 1 0 ② G3=G4=1反馈到 G5，G6的输入， G5＝1、G6＝0。 设原态Q=0，并设D=1 ① CP=0期间,G3=G4=1； 1 1 1 1 0 0 1 1 G1 G2 D cp G3 G4 G5 G6 维1线 阻0线 维0线 阻1线 1 0 ⑤ CP正沿过后，G3=0 将G4封锁,并使 G5=1，维持G3=0。 0 1 0 ⑥因此以后CP=1期间D 的变化不影响输出。 ③ CP正沿到达时 G3、G4开启，使 G3=0，G4=1。 ④ Q翻转为1 ② G3=G4=1反馈到 G5，G6的输入， G5＝1、G6＝0。 设原态Q=0，并设D=1 ① CP=0期间,G3=G4=1 设原态Q=0，并设D=0 ①CP=0期间,G3=G4=1 0 0 0 1 1 0 G1 G2 D cp