数字逻辑与数字系统5-2.pptVIP

数字逻辑与数字系统 湖南科技大学计算机科学与工程学院 主讲：余庆春 Email：fishhead_516@126.com 第五章 触发器 本章内容 5.3 触发器的触发方式 5.3 触发器的触发方式 5.3 触发器的触发方式 5.3 触发器的触发方式 注：主从RS触发器克服了同步RS触发器在CP＝1期间多次翻转的问题，但在CLK＝1期间，主触发器的输出仍会随输入的变化而变化，且仍存在不定态，输入信号仍遵守SR＝0. 5.3 触发器的触发方式 工作原理 分析JK触发器的逻辑功能 结论： JK触发器特性表 例：画出JK 触发器输出波形 例：已知主从JK触发器的输入及时钟波形如图所示，试画出输出端Q和Q?波形 5.3 触发器的触发方式 5.3 触发器的触发方式 5.4 触发器中其余端的处理 异步端与多输入端 5.5 触发器的脉冲工作特性及主要参数 1. 触发器的脉冲工作特性 触发器的脉冲工作特性是指：触发器对时钟脉冲、输入信号之间的时间关系的要求。 异步端 异步端 多输入端 逻辑符号 各组成部分的功能 输入端D, 为异步置位端， 为异步复位端。作用是人为地置1或置0，连线1，2，3，4分别称为置0维持线，阻塞置1线，置1维持线和阻塞置0线。 异步端与多输入端 SD=RD=1，D=0，CP=0时，G3、G4、G6输出1，G5输出0， ，Q保持不变。 SD=RD=1，D=0，CP=1时，G4输出为0， ，G6不变，G3，G5组成的基本RS触发器输入全为1，输出保持不变， 。G1、G2组成的RS触发器置0。 D=0时 维持阻塞D触发器工作原理 异步端与多输入端 SD=RD=1，D=1，CP=0时，G3、G4输出1，G6输出0，G5输出1。 SD=RD=1，D=1，CP=1时，G3输出0，Q置1。 线1、2的作用保证D=0时，在CP上升沿瞬间使触发器置0。线3、4的作用保证D=1时，在CP上升沿瞬间使触发器置1。这样的触发器具有抗干扰能力、工作稳定可靠。 D=1时 异步端与多输入端 例 已知维持阻塞边沿D触发器输入CP和D信号的波形（已知 ），如图所示，试画出输出端Q和 的波形。 异步端与多输入端 1） 建立时间 tset 从输入信号稳定到CP有效沿出现之间必要的时间间隔 2） 保持时间 tkeep 从CP有效沿出现到触发器输出达稳定所需要的时间间隔 3） CP脉冲宽度 tW CP高电平宽度 tCPH CP低电平宽度 tCPL 脉冲周期 T= tCPH+ tCPL Ttset+tkeep 触发器的应用非常广泛，是时序逻辑电路重要的组成部分，其典型应用将在下一章中作较详细的介绍。这里先举一例，使读者体会触发器的“记忆”作用。 触发器“记忆”功能的举例 例：设计一个3人抢答电路。3人A、B、C各控制一个按键开关KA、KB、KC和一个发光二极管DA、DB、DC。谁先按下开关，谁的发光二极管亮，同时使其他人的抢答信号无效。 触发器“记忆”功能的举例 1. 用门电路组成的基本电路 开始抢答前，三按键开关KA、KB、KC均不按下，A、B、C三信号都为0，GA、GB、GC门的输出都为1，三个发光二极管均不亮。 湖南科技大学计算机科学与工程学院 （1）具有记忆功能的逻辑部件——触发器的特点 （2）基本RS触发器工作原理 （3）各种触发器的符号、逻辑功能及描述 （4） 边沿D触发器和JK触发器的特性方程和使用方法 第五章 触发器 1. 电平触发方式 指时钟脉冲信号控制触发器工作的方式； 触发器数据的输入和状态的转换都发生在时钟CP=1期间，即CP=1有效。 基本RS、D、JK、T触发器的触发方式均为为电平触发式 电平触发器的共同缺点是存在空翻 第五章 触发器 2. 脉冲触发方式 主从SR触发器 Q Q S R CP 1 G1 G2 G3 G4 G7 G6 G5 G7 Qm Qm 主触发器 从触发器 1S 1R Q Q 1S 1R Qm Qm 1 R S CP CP 逻辑图 1S C1 1R Q Q 逻辑符号 第五章 触发器 2. 脉冲触发方式 主从SR触发器 Q Q S R CP 1 G1 G2 G3 G4 G7 G6 G5 G7 Qm Qm 主触发器 从触发器 由两个同步RS触发器组成主从RS触发器。 主触发器接收信号，其状态直接由输入信号决定， 从触发器的输入与主触发器的输出相连