FPGA设计实践课程设计报告打铃系统.docVIP

上海电力学院 课程设计报告 课程设计名称： FPGA设计实践课程设计 设计课题名称： 自动打铃系统 班级： 2007142 指导老师： 赵倩 姓名： 徐晓敏 学号： 成绩： 设计时间： 2010.7.5.~2010.7.8 设计地点： 实验室303 计算机信息与工程学院 自动打铃系统报告 设计目的： 使用Quartus II完成自动打铃系统的设计 实验器材和工具软件： Pc机使用Quartus II系统 De2平台 设计内容： 1. 基本计时和现实功能（用12小时制显示）：包括上下午标志，时、分的数字显示，秒信号显示。 2. 可以自由设置当前时间（包含上、下午，时、分）。 3. 可以实现基本的打铃功能，规定： 上午06：00起床铃，打铃5s，停2s，再打铃5s； 下午10：30熄灯铃，打铃5s，停2s，再打铃5s。 铃声可以用LED灯光显示，如果实验装置没有LED发光管，那么可以用七段显示管的小数点显示，也可以用显示小时的十位数码管的多余段显示。凡是用到铃声功能的均可以如此处理。 4. 增加整点报时功能，整点时响铃5s。要求有控制启动和关闭功能。 5. 增加调整起床铃、熄灯铃时间的功能。 6. 增加调整打铃时间长短和间隙时间长短的功能。 7. 增设上午4节课的上、下课打铃功能，规定： 7：30上课，8：20下课 8：30上课，9：20下课 9：40上课，10：30下课 10：40上课，11：30下课。 每次铃响5s。 设计具体步骤： 完成各个模块的设计，其具体代码如下： module clock (clock, en, adjusth, adjustm, adjusts, adjustpm, second, minute, hour); input clock; input en; input adjusth; input adjustm; input adjusts; input adjustpm; output[4:0] hour; reg[4:0] hour; output[5:0] minute; reg[5:0] minute; output[5:0] second; reg[5:0] second; always @(posedge clock) begin if (en == 1b1) begin if (adjustpm == 1b0) begin if (hour 12) begin hour = hour + 12 ; end else begin hour = hour - 12 ; end end else if (adjusth == 1b1) begin if (hour == 23) begin hour = 0 ; end else begin hour = hour + 1 ; end end else if (adjustm == 1b1) begin if (minute == 59) begin minute = 0 ; end else begin minute = minute + 1 ; end end else if (adjusts == 1b1) begin second = 0 ; end end else begin if (second == 59) begin second = 0 ; if (minute