基于VHDL的过采样模拟数字转换器建模-英文翻译.doc

基于VHDL的过采样模拟数字转换器建模 ROBERT BARANIECKI, PRZEMYSAW DAIBROWSKI ,AND KONRAD HEJN 摘要：本文介绍SD模拟数字转换器在行为层次的VHDL模型建立VHDL语言已被主要用于数字电路设计，也可以适用于某些混合信号集成电路。该模型的模拟部分是尽可能简单，并只包括必要的参数，以便确定潜在的第一个转换器。该模型的数字部分中可合成的VHDL语言子集和参数根据字长和类型的算术应用验证过程的转换模型显示。它是由VHDL语言模拟器和一个后置的工具FFT 。仿真结果证明 关键词：Sigma - Delta调制器VHDL语言行为建模与仿真RTL综合 本文有制定混合信号集成电路行为模型两个基本原因第一个是他们的高复杂例如一个采样Σ - Δ模拟数字转换器（Σ△模数转换器）构成的模拟数字Σ△调制器和数字滤波器这种混合信号电路非常密集尤其是如果我们尝试适用于SPICE的等同电路模拟器此外，混合信号模块晶体管模型设计进程的开始阶段。第二个原因是涉及到自上而下的设计方法，建议验证了该模型设计过程每个层次水平。因此，一个有效的解决办法似乎是行为（离散时间）。通过对它们设计者可以快速验证任何模型系统不幸的是，适当的工具来做到这一点仍然无法使用。军刀或ELDOAnacad比起数字电路更适合于模拟在此期间的VHDL -仍在发展。因此，我们必须采用_SIGNAL_PROCESSING _WORKSYSTEM （表面等离子体波）和事件驱动模拟器Synopsys以行为建模与Σ△模数转换器。VHDL语言IEEE Std.1076已经它们之间的界面。Σ△模数转换器初级模型表面等离子体波环境自动获得的VHDL代码不包括任何物理限制，如不对称水平，上升或下降时间等这些缺陷然后更新模型在SYNOPSYS环境。正在审议Σ△模数转换器行为模型由两个串联部分MASH配置的 一个三阶Σ△调制器五阶段纯数字Σ△调制器是其主要块它包括一个积分，一个位转换器（快船）位A转换器（），另外需要在下一阶量化误差OUT_ERROR模拟。由于过，采样速率显着大于奈奎斯特频率值得指出的是该调制器输出是二进制信号。两个级别的d_a_y跟踪平均模拟输入。Σ△调制器三阶Σ△调制器Σ△调制器主要块让我们把重点放在Σ△调制器， 。entity First_Order_Signa_Delta_Modulator is generic(MIN_VAL,MAX_VAL :real; TIME_CONSTANT :real; RIGH_LEVEL_OF_THRESHOLDER :real; LEFT_LEVEL_OF_THRESHOLDER :real; COMP_RISE_DELAY :time; COMP_FALL_DELAY :time; HIGH_LEVEL_OF_CLIPPER :real; LOW_LEVEL_OF_CLIPPER :real; C_SLEW_RATE_PLUS :real; C_SLEW_RATE_MIN :real); end First_Order_Sigma_Delta_Modulator; architecture Beh of First_Order_Sigma_Delta_Modulator is signal xin : real range MIN_VAL to MAX_VAL : =0.0; signal a_d_y_: std_ulogic : =`0; signal d_a_y : real range HIGH_LEVEL_OF_CLIPPER to LOW_LEVEL_OF_CLIPPER : . 0.0; signal xs : real range 2*MIN_VAL to 2*MAX_VAL : =0.0; signal outi :real range 2*MIN_VAL to 2*MAX_VAL : =0.0; begin xs 5 . xin - d_a_y; integrator (xs, outi, TIME_CONSTANT); thresholder (outi, a_d_y, HIGH_LEVEL_OF_THRESHOLDER, LOW_LEVEL_OF_THRESHOLDER, COMP_RISE_DELAY, COMP_FALL_DELAY); clip