微机原理与接口技术-2-3 8086系统结构zq.pptVIP

* 存储器读[20002H]＝35H * 例：MOV [1000H], AL ;M/IO=1 T1状态：A19—A0上是地址信息，出现ALE信号后，将地址锁存到地址锁存器（8282）。 T2状态：地址信息消失，A19-A16从地址信息变为状态信息S6-S3。 T3状态：AD0~AD15上出现数据。 WR信号有效（WR=0）。 TW状态：若存储器式外设的工作速度较慢，不能满足基本时序要求，使用一个产生READY的电路，以使在T3状态之后，插入一个等待周期TW。 T4状态，CPU认为数据已写入存储器，结束一个总线周期。 2) 最小模式下的总线写周期操作 * 2) 最小模式下的总线写周期操作 AD15～AD0 T1 T2 T3 Tw T4 CLK M/IO A19/S6 ～A16/S3 BHE/S7 ALE WR DT/R DEN 高为写内存 低为写I/O 地址输出 状态输出 地址输出 数据输出 ④BHE ⑩