北大版微电子概论讲义——Chap09.ppt

微电子技术发展的 规律及趋势 北京大学 Moore定律 Moore定律 1965年Intel公司的创始人之一Gordon E. Moore预言集成电路产业的发展规律 集成电路的集成度每三年增长四倍， 特征尺寸每三年缩小 倍 Moore定律 ?? 性能价格比 在过去的20年中，改进了1,000,000倍 在今后的20年中，还将改进1,000,000倍 很可能还将持续 40年 等比例缩小(Scaling-down)定律 等比例缩小(Scaling-down)定律 1974年由Dennard 基本指导思想是：保持MOS器件内部电场不变：恒定电场规律，简称CE律 等比例缩小器件的纵向、横向尺寸，以增加跨导和减少负载电容，提高集成电路的性能 电源电压也要缩小相同的倍数 漏源电流方程： 由于VDS、(VGS-VTH)、W、L、tox均缩小了?倍，Cox增大了?倍，因此，IDS缩小?倍。门延迟时间tpd为： 其中VDS、IDS、CL均缩小了?倍，所以tpd也缩小了?倍。标志集成电路性能的功耗延迟积PW?tpd则缩小了?3倍。 恒定电场定律的问题 阈值电压不可能缩的太小 源漏耗尽区宽度不可能按比例缩小 电源电压标准的改变会带来很大的不便 恒定电压等比例缩小规律(简称CV律) 保持电源电压Vds和阈值电压Vth不变，对其它参数进行等比例缩小 按CV律缩小后对电路性能的提高远不如CE律，而且采用CV律会使沟道内的电场大大增强 CV律一般只适用于沟道长度大于1?m的器件，它不适用于沟道长度较短的器件。 准恒定电场等比例缩小规则，缩写为QCE律 CE律和CV律的折中，世纪采用的最多 随着器件尺寸的进一步缩小，强电场、高功耗以及功耗密度等引起的各种问题限制了按CV律进一步缩小的规则，电源电压必须降低。同时又为了不使阈值电压太低而影响电路的性能，实际上电源电压降低的比例通常小于器件尺寸的缩小比例 器件尺寸将缩小?倍，而电源电压则只变为原来的?/?倍 硅微电子技术的三个主要发展方向 特征尺寸继续等比例缩小 集成电路(IC)将发展成为系统芯片(SOC) 微电子技术与其它领域相结合将产生新的产业和新的学科，例如MEMS、DNA芯片等 微电子器件的特征尺寸继续缩小 第一个关键技术层次：微细加工 目前0.25?m和0.18? m已开始进入大生产 0.15? m和0.13? m大生产技术也已经完成开发，具备大生产的条件 当然仍有许多开发与研究工作要做，例如IP模块的开发，为EDA服务的器件模型模拟开发以及基于上述加工工艺的产品开发等 在0.13-0.07um阶段，最关键的加工工艺—光刻技术还是一个大问题，尚未解决 微电子器件的特征尺寸继续缩小 第二个关键技术：互连技术 铜互连已在0.25/0.18um技术代中使用；但是在0.13um以后，铜互连与低介电常数绝缘材料共同使用时的可靠性问题还有待研究开发 SOI技术：优点 完全实现了介质隔离, 彻底消除了体硅CMOS集成电路中的寄生闩锁效应 速度高 集成密度高 工艺简单 减小了热载流子效应 短沟道效应小,特别适合于小尺寸器件 体效应小、寄生电容小，特别适合于低压器件 SOI技术：缺点 SOI材料价格高 衬底浮置 表层硅膜质量及其界面质量 SOC是从整个系统的角度出发，把处理机制、模型算法、芯片结构、各层次电路直至器件的设计紧密结合起来，在单个芯片上完成整个系统的功能 SOC必须采用从系统行为级开始自顶向下(Top-Down)地设计 SOC的优势 嵌入式模拟电路的Core可以抑制噪声问题 嵌入式CPU Core可以使设计者有更大的自由度 降低功耗，不需要大量的输出缓冲器 使DRAM和CPU之间的速度接近 SOC与IC组成的系统相比，由于SOC能够综合并全盘考虑整个系统的各种情况，可以在同样的工艺技术条件下实现更高性能的系统指标 若采用IS方法和0.35?m工艺设计系统芯片，在相同的系统复杂度和处理速率下，能够相当于采用0.25 ~ 0.18?m工艺制作的IC所实现的同样系统的性能 与采用常规IC方法设计的芯片相比，采用SOC完成同样功能所需要的晶体管数目可以有数量级的降低 SOC的三大支持技术 软硬件协同设计：Co-Design IP技术 界面综合(Interface Synthesis)技术 软硬件Co-Design 面向各种系统的功能划分理论(Function Partation Theory) 计算机 通讯 压缩解压缩 加密与解密 IP技术 软IP核：Soft IP (行为描述) 固IP核：Firm IP (门级描述，网单) 硬IP核：Hard IP(版图) 通用模块 CMOS DRAM 数模混合：D/A、A/D 深亚微米电路优化设计：在模型模拟的基础上，对速度、功耗、可靠性等进行优化