西南科技大学微机原理2CPU2.pptVIP

hyq 1、段寄存器（4个） CS：16位的代码段寄存器，管理程序段 DS：16位的数据段寄存器，管理数据段。 ES：16位的扩展段（附加段）寄存器， 管理扩展段。 SS：16位的堆栈段寄存器，管理堆栈段。 2、16位的指令指针寄存器IP IP中的内容是下一条指令对现行代码段基地址的偏移量，与段寄存器CS的内容相加，形成取指令的物理地址。 4、6字节的指令队列 指令队列共六字节，总线接口部件BIU从内存取指令，取来的总是放在指令队列中 执行部件EU从指令队列取指令，并执行 2.2.3 8086CPU的引脚特性 2.2.3 8086CPU的引脚特性 2.2.3 8086CPU的引脚特性 AD15~AD0（第2-16，39脚） 地址/数据线：分时复用，双向，三态。 T1状态：AD15~AD0为地址信号,输出； T2、T3、TW、T4状态：数据信号，双向； CPU工作于存储器直接存取（DMA）时，AD15~AD0为高阻状态； 工作过程： 8086CPU首先经AD15~AD0引脚发出地址信息，经锁存器锁存，然后再根据指令功能在AD15~AD0上传送读/写数据。 2.2.3 8086CPU的引脚特性 A19/S6~A16/S3（35-38脚） 地址/状态信号，输出，三态 8086CPU首先发出地址信息锁存，然后读入状态信息S3~S6 S3、S4指示当前使用的寄存器 S4S3=00, 使用ES； S4S3=01, 使用SS S4S3=10, 使用CS； S4S3=11, 使用DS S5指示中断允许标志IF的状态，S6始终为低电平 当8086CPU工作于DMA时，处于浮空的高阻状态 2.2.3 8086CPU的引脚特性 WR（29脚）： 写控制，输出，三态、 WR=0有效 CPU正在对内存或I/O设备进行写操作。 RD（32脚）： 读控制，输出、三态、低电平有效 有效时，表示CPU正在从存储器或I/O端口读入数据。 M/IO（28脚）： I/O或存储器访问，输出、三态 该引脚输出高电平时，M/IO=1，对存储器访问； 该引脚输出低电平时，M/IO=0，对I/O口访问。 2.2.3 8086CPU的引脚特性 2.2.3 8086CPU的引脚特性 DEN（26脚）： 数据允许信号，输出，三态，低电平有效。 有效时，表示当前数据总线上正在传送数据， 可利用他来控制对数据总线的驱动 DT/ R（27脚）： 数据发送/接收，输出、三态 该信号表明当前总线上数据的流向 DT/R=0，低电平时数据输入CPU（接收） DT/R=1,高电平时数据自CPU输出（发送） 2.2.3 8086CPU的引脚特性 2.2.3 8086CPU的引脚特性 2.2.3 8086CPU的引脚特性 2.2.3 8086CPU的引脚特性 HOLD (31脚): 总线请求，输入、高电平有效 有效时，表示总线请求设备向CPU申请占有总线； 该信号从有效回到无效时，表示总线请求设备对总线 的使用已经结束，通知CPU收回对总线的控制权。 HLDA（30脚) ： 总线响应，输出、高电平有效 有效表示CPU已响应总线请求并已将总线释放； 此时CPU的地址总线、数据总线及具有三态输出能力 的控制总线将全面呈现高阻，使总线请求设备可以 顺利接管总线； 待到总线请求信号HOLD无效，总线响应信号HLDA也转为无效，CPU重新获得总线控制权。 2.2.3 8086CPU的引脚特性 8086与8088CPU的区别： 外部数据总线位数上的差别； 8086有16位数据线，与地址线A0-A15兼用；8088有8位数据线，与地址线A0-A7兼用；但8088内部数据总线宽度仍是16位的，称伪16位CPU。 指令队列容量上的差别； 8086CPU指令队列可容纳6 字节，在一个总线周期中，可从存储器取出2个字节的 2.2.3 8086CPU的引脚特性 指令代码填入指令队列中；而8088只能 容纳4个字节，一次只能取回1个字节的 指令代码。 引脚特性上的差别； 8086与8088引脚28的信号相反 (M/IO,IO/M)； 引脚34的名称和功能与8086稍有不同。 作 业 第2章 习题 4、5 做在书上 6、7、8、9 做在作业本上 第二章 微处理器与系统结构 2.1 微处理器的性能指标2.2 8086微处理器的功能结构 2.2.1 8086微处理器的内部结构  2.2.2 8086微处理器的寄存器结构 2.2.3 8086微处理器的引脚特性 2.2.4 8086微处理器的总线特性 2.2.5 8086与8088微处理器的比较 2.2.6 8086微处理器的工作模式2.3