交换机工作原理文档.docVIP

EPA交换机原理文档 1. EPA交换机总体电路设计 EPA交换机的硬件部分主要有四大模块：CPU控制模块，以太网控制器模块，冗余电源模块、总线供电模块。图1为EPA交换机硬件设计框图。其中，CPU控制模块的主要功能是实现特定网络接口功能及执行相关控制信息；以太网MAC层控制器与以太网PHY层控制器模块主要用来担负以太网现场设备的数据信息传输；冗余电源模块完成EPA交换机的供电功能；总线供电模块即RJ45接口提供数据通信的同时还为现场设备提供总线供电。结合CPU的特性，以太网MAC层控制器采用总线连接的方式，由CPU的片选信号实现对以太网MAC层控制器的选通，控制网络通道。 图1 EPA交换机硬件设计框图 2 EPA交换机各模块电路设计 2.1 微处理器电路设计 本设计中微处理器选用美国ATMEL公司的AT91R40008，它是集成了ARM7TDMI核的32位微处理器，片内用大量的分组寄存器和8个优先级向量中断控制器来实时快速的处理中断。芯片集成了丰富的资源，片内的外围部件有可编程外部总线接口EBI、先进中断控制器AIC、并行I/O口控制器PIO、2个通用同步/异步收发器USART、定时器/计数器TC和看门狗定时器WD、高级电源管理控制器PS、片内外围数据控制器PDC、A/D转换器和D/A转换器等。ARM7内核通过两条主要总线与片内资源进行互连：先进系统总线ASB（Advanced System Bus）和先进外围总线APB（Advanced Peripheral Bus）。内核通过ASB总线实现与片内存储器、外部总线接口EBI以及AMBA桥的互联，其中AMBA桥驱动APB总线用来访问片内外围部件。图2为微处理器体系结构图。 图2 微处理器体系结构 AT91R40008微控制器的片内外围器件可以分为通用外围部件和专用外围部件，通用外围部件主要包括外部总线接口EBI、先进中断控制器AIC、并行I/O口控制器PIO、通用同步/异步收发器USART、定时器/计数器TC和看门狗定时器WD等。专用外围部件主要包括高级电源管理控制器PS、实时时钟RTC、片内外围数据控制器PDC和多处理接口MPI等。 AT91R40008的主要特点如下： 高性能32位RISC体系结构和高代码密度的16位Thumb指令集； 支持三态模式和在线电路仿真IDE； 32位数据总线宽度，单时钟访问周期的片内SRAM； 完全可编程的外部总线接口EBI，EBI的最大寻址空间位64MB，8条片选线和24条地址线； 8个优先级、可单独屏蔽的单向量中断控制，4个外部中断，包括一个高优先级、低延迟的中断请求； 32个可编程的I/O口； 3个16位的定时器/计数器，每个定时器都有1个可选的外部时钟输入引脚和2个多功能的I/O引脚； 2个UART，每个UART都有2个用于收发的专用外围数据控制器PDC通道； 可编程的看门狗定时器； 优良的省电性能，CPU和各种外围都可以单独停止工作。 图3 微处理器电路原理图 图3给出了微处理器电路原理图，ARM微处理器的外围设计包括复位电路、时钟电路、片外Flash、JTAG调试电路。复位电路采用通用的RC低电平复位电路；时钟电路采用50MHz钟振作为时钟源向CPU输入时钟信号；由于AT91R40008微处理器没有片内ROM，所以在外部扩展一个16M byte的Flash作为引导存储器，保证复位完成后ARM从Flash的首地址开始运行指令。 AT91R40008微控制器的复位向量位于地址0，当复位完成后，ARM7TDMI首先执行位于地址0的指令。复位完成后，地址0必须映射到非易失性存储器。引导存储器有NRST上升沿之前的第10个时钟周期时的BMS引脚输入电平决定。当BMS为高电平时，引导存储器为与NCS0控制的8位外部存储器。 2.2 存储器电路设计 本设计中，由于AT91R40008片内没有集成ROM，在设计中外拓了Flash。Flash通常按照扇区来组织，其优点在于可以擦除重写单个扇区而不影响设备的其他部分里的内容，它的特点是在写入一个扇区之前，必须先将其擦除，而不能像RAM那样写覆盖。本文中的Flash采用美国SST公司的SST39VF160芯片，它是一个1M×16的CMOS多功能Flash器件，操作电压为2.7-3.6V。芯片采用的SuperFlash技术消耗很小的电流，使用很短的擦除时间，在擦除或编程操作中消耗的能量小于其他Flash技术制造而成的器件。这种技术提供了固定的擦除和编程时间，与擦除/编程周期数无关。SST39VF160的存储器操作由命令来启动，命令通过标准微处理器写时序写入器件，将WE#拉低、CE#保持低电平来写入命令。地址总线上的地址在WE#或CE#的下降沿被锁存。数据总线上的数据在WE#或CE#的上升沿被锁存。当C