博士学位论文-大规模集成电路的发展以及铜互连工艺的概述.doc

学科代码 编 号 文 献 综 述 学 号： 研 究 生： 导 师： 研究方向： 材料科学 论文题目： 学 科： 材料学 学 院： 材料科学与工程系 入学时间： 2004年9月 开题时间： 2005年10月20日 年 月 日 0 引言 1 1．大规模集成电路的发展以及铜互连工艺的概述 2 1.1．大规模集成电路的发展概况 2 1.2．ULSI中铝互连线的发展 4 1.3．ULSI中铜互连线工艺的提出、发展及存在的问题 5 1.3.1．铜互连工艺的提出 5 1.3.2．铜互连技术的主要问题 8 2．铜互连的扩散阻挡层的发展现状的概述 10 3．扩散基本理论以及铜互连薄膜中的二维扩散研究的现状 12 3.1．Fick扩散定律及扩散系数 13 3.1.1．Fick第二扩散定律 13 3.1.2．扩散系数的确定及Arrhenius公式 14 3.2．薄膜扩散理论 14 3.2.2．单晶薄膜的扩散动力学理论的研究 15 3.2.3．多晶薄膜扩散动力学理论的研究 16 3.3．溶质对晶粒间界扩散的影响 21 3.3.1溶质在高温时增加晶粒间界扩散 21 3.3.2溶质在低温时减小晶粒间界的扩散 22 3.4．铜薄膜中铜原子层间的扩散失效 22 4．铜互连膜合金化的研究现状 23 5．本课题的研究思想、研究目标和研究内容及可行性分析 25 5.1．本课题的研究思想 25 5.2．研究的内容、研究目标及拟解决的关键问题 25 6．年度研究计划及预期研究结果 28 7．目前的初步研究结果 28 参考文献 31 0 引言 金属化是集成电路一道重要的工序，在集成电路制造工艺中Al是最早使用的内连线材料，然而随着集成电路集成度的不断提高，铝线逐渐不能适应新的要求。其中电阻率偏高和易产生电迁移失效是Al线的主要不足。采用Cu作为内连线材料有以下优点：(a) 电阻率低。Cu的电阻率是1.7 μΩ·cm，Al的电阻率2.7 μΩ·cm(200℃)低，降低了RC延迟，提高了集成电路的速度。(b) 降低损耗，窄的线宽消耗更少的能量。(c) 高的布线密度。窄的线宽意味着单位面积上可以有更高的布线密度，同时意味着减少布线的层数。(d) 高的抗电迁移能力。Cu的熔点比Al高，因此有更好的抗电迁移能力。 虽然Cu有良好的电学性能，但是集成电路是一个体系，引入Cu可能会产生新的力学和电学问题，引入Cu后主要产生以下问题： (a) Cu对Si有很强的扩散能力。Cu扩散到Si中去会与Si发生反应导致集成电路失效。(b) Cu与Si基体的结合强度不高，易脱落。(c) Cu在低温下(200℃)易氧化，而且不会形成致密的氧化膜以防止进一步氧化。(d) Cu在热循环过程中要承受比Al更大的热应力。 为了解决上面的问题通常采用如下两种措施:(a)一般在Cu与Si基底之间镀一层扩散阻挡层以减缓Cu与Si基底的扩散和反应，同时提高Cu膜与Si基底的结合强度。(b)在Cu中加入合金元素以提高Cu的抗氧化、抗电迁移能力，同时提高Cu的力学性能。由于采用常规的气相沉积方法获得的扩散阻挡层的台阶覆盖性差，薄膜较厚，因此，合金化作为一种潜在的有效提高界面结合力以及阻止铜硅互扩散的方法，引起了越来越多的人的关住。 国内外已经对合金元素加入到铜互连线中的影响进行了较多的研究，然而，关于合金元素对铜/硅界面处的相互作用、界面反应以及元素间相互扩散的影响的报道还很少。近来，M. J. Frederick 和G. Ramanath的一篇文章对Cu-Mg/SiO2薄膜系统的界面发应以及相互扩散进行了报道。结果表明合金元素的加入对提高铜互连膜的性能较大影响。 本文就是针对铜互连工艺中的影响集成电路质量的铜硅互扩散，根据二维薄膜材料的扩散特点，对导电薄膜材料铜的扩散规律，铜硅界面相互作用以及合金元素对它们的影响进行研究和分析，以期能够消除或者减薄目前常用的扩散阻挡层。 1．大规模集成电路的发展以及铜互连工艺1.1．大规模集成电路的发展概况九十年代以后，大规模集成电路（Large Scale Integration，LSI）工艺的发展仍然依照摩尔定律[1]（摩尔定律：每三年器件尺寸缩小2／3，芯片面积约增加1.5倍和芯片中的晶体管数目增加4倍。这就是由Intel公司创始人之一的Gordon E. Moore博士1965年总结出来的规律，被称为摩尔定律）所预言的发展速度急剧增加。集成电路技术目前已发展到甚大规模阶段，即ULSI（Ultra Large-Scale Integration）。每一个芯片所含的元器件数已达1亿个，相应其微细加工工艺己到达深亚微米级（小于等于0.35 μm）技术，并将继续向0.25 μm、0.18 μm、0.l