基于示波器显示的简易逻辑分析仪设计.PDFVIP

维普资讯 第 13卷 第 3期 鄂 州 大 学 学 报 2006年 5月 Vol_13No．3 JournalofEzhouUniversity May2006 基于示波器显示的简易逻辑分析仪设计 孔冬莲 (鄂州大学 电子工程系，湖北 鄂州 436000) 摘 要：该系统以可编程逻辑器件 (CPLD)为控制核心 ，VHDL语言为设计工具 ，利用CPLD逻辑性强 的优势，综合CPLD、常规数字和模拟 电路技术完成简易逻辑分析仪设计。输 出利用两块D／A芯片，同时提 供示波器x、Y轴信号，在模拟示波器上实现 同时显示8路以上信号的功能。该逻辑分析仪为可以实现始端 触发和终端触发，并可根据触发方式分别显示触发前、后所保存的逻辑状态，并显示触发点位置和时间标 志线移位与显示的智能仪器。 关键词 ：逻辑分析仪 ；CPLD；示波器；先入先 出存储器 中图分类号 ：TN702 文献标识码 ：A 文章编号：1008—9004(2006103-0033-03 逻辑分析仪是用于分析数字系统的逻辑关系 以1O万 门的复杂 可 编程 逻 辑 器件 CPLD 和计算机软、硬件 的强有力的工具，是数据领域 (EP1K10OQC208—3)为核心，将8路信号实时存人 测试仪器 中最有效、最有代表性的仪器。但是 自 CPLD片内先人先出的存储缓冲区。该分析仪可通 1973年7月诞生第一台逻辑分析仪至今 ，逻辑分 过逻辑控制模块分别设置单、三级触发字。使用时 析仪的普及率还很低 ，30％以上的数字设计师没 根据选择的触发方式，CPLD片内存储缓冲区的数 有使用逻辑分析仪，其最重要的原因在于其高昂 据与触发字相比较。当两者完全相 同时，存储缓冲 的价格。本文介绍了一种以可编程逻辑器件为核 区的八路逻辑信号存人CPLD内部的FIFORAM存 心、示波器为显示工具的简易逻辑分析仪的设计 储器中。再经显示模块取出送示波器进行显示 。否 方法 。 则 ，触发字将继续与8路信号进行比较 ，直到两者 1 总体设计 完全相等为止，如图1所示 。 X y 圈l 逻辑分析仪系统圈 收稿 日期：2006—03—12 作者简介：孔冬莲 (1969一 )女，湖北浠水人，鄂州大学电子工程系讲师，主要从事物理电子学教学与研究。 维普资讯 鄂 州 大 学 学 报 第 13卷 2 理论分析与计算 8路信号显示一个完整波形所需时间为 ： 2．1显示设计 丽 1 x8=4x10-Xs 根据示波器的显示原理，如X轴未送入信号，Y 轴加上锯齿波扫描信号，示波器上出现一条垂直 触发点 (触发位置)显示一次所需时间为： 的竖线I”。利用此原理，当X轴扫描完九次后停止输 1 xl=0． 5x10一 出，同时，在Y轴上加一个锯齿波信号。这样配合