模拟电子与数字电路.pptVIP

基本锁存器的功能 振荡周期 占空比 Fundamental of Electronic Technology CEE ZJU 信号发生电路 由555集成定时器组成的波形发生器 集成定时器是一种将模拟电路与数字电路巧妙地结合在一起的单片集成器件。它设计新颖，构思巧妙，被广泛地用于脉冲的产生、整形、定时和延迟。 1集成定时器的电路结构与工作特性 三只电阻产生二个基准电压，分别接在二个比较器的反相和同相端。一个或非门组成的RS锁存器，二只非门作扩大输出电流之用，T是放电管。 VTL＞1/3VDD时，S=“0” VTL＜1/3VDD时，S=“1” VTH＞2/3VDD时，R=“1” VTH＜2/3VDD时，R=“0” 禁用 1 1 1 1 0 0 0 1 保持 0 0 Q S R Q S R 2集成定时器组成的波形发生器 (1)构成基本RS触发器 只要将高触发端TH作R输入，低触发端TL作S输入，其它脚不用第5只引脚上的电容C作为高频旁路电容，可使二个参考电压不受干扰 (2)构成多谐振荡器 其中R1，R2，C是电路中的定时元件 合上电源瞬间，由于电容电压不能突变，Vc=0V; 内部电路中的R为低电平“0”，S为高电平“1” ,Q=Vo=“1”(高电平); T截止，C以τ=(R1+R2)C的时间常数充电，Vc指数规律上升; Vc升至1/3VDD＜Vc＜2/3VDD后，R=S=0，基本触发器状态保持; C继续充电，当Vc≥2/3VDD时，R=1,S=0, 置0， Vo为低电平; T导电，C放电，Vc电位下降; 只要Vc一开始放电，又变为R=S=0，C继续放电; 当放电至Vc≤1/3VDD时，C1输出R=0，C2输出S=1; 输出又变为高电平，C又开始充电。 如此周而复始，便产生了振荡。  可以设想：  ①将第5脚加上控制电压VC,使两比较器的参考电压改变，因而，振荡周期T也改变，从而实现压控振荡频率(V/F)的目的。 ②把第4脚RD端加上某一低频脉冲信号，电路将在RD端为高电平时振荡，低电平时停振，输出为脉冲调制波 ③将电容的充放电回路分 开，就可以实现占空比大 范围调节，而周期不变的 多谐振荡器。 电路以(R1+R’ω)C时间常数充电，以(R２+R”ω)C时间常数放电(FET导电时沟道电阻略)。T=(R1+R2+Rω)Cln2 它的占空比范围可达：0.01%～99.9%。 ④充电、放电电容各自分开的多谐振荡器。 合上电源后，C1、C2都充电。C1充电快，但不决定电路状态翻转。C2充电慢，它决定电路状态翻转。 电路翻转后， C1、C2都放电。但C2放电快，它的放电不决定电路翻转，C1放电慢，它决定电路状态转换。 如此轮流工作，输出产生矩形波。振荡周期为  T=T1(高电平)+T2(低电平) =(R2+Rw2)C2ln2+(R1+Rw1)C1ln2 (3)构成单稳态触发器 R，C是定时元件，Cd、Rd是微分电路，D为旁路正向脉冲而设置。无触发脉冲时，电路处于稳定状态，Vo=“0”低电平。 负脉冲加入后，由于内部电路中的S=“1”，R=“0”，电路翻转到暂稳态，Vo= “1”为高电平，T截止。 在此期间电容按τ充=R·C的规律充电，Vc电位上升， 当上升至Vc≥2/3VDD后，暂态结束。Vo又变为低电平，T导电，C上电荷迅速经T的沟道电阻放电。 等待下一次触发。 电路的脉冲宽度可利用VＣ波形十分方便地求得。  恢复时间 tre=(3～5)τ放=(3～5)RonC 集成定时器构成可重触发的单稳电路 利用恒流充放电可以产生线性良好的锯齿波。 它是一个镜象电流恒流源，只要能求出恒流充电电流。则  所以  恒流充放电电路 Fundamental of Electronic Technology CEE ZJU 信号发生电路