嵌入式微处理器分支预测的设计与实现.docVIP

嵌入式微处理器分支预测的设计与实现 　　 收稿日期:2011-01-25;修回日期:2011-03-04。基金项目:国家自然科学基金资助项目；郑州市创新型科技人才队伍建设工程项目（096SYJH21099）；现代通信国家重点实验室基金资助项目（9140C1106021006）。 　　 作者简介:陈海民（1986-），男，四川遂宁人，硕士研究生，主要研究方向：安全芯片； 李峥（1971-），男，河南开封人，副教授，博士，主要研究方向：密码工程、信息安全； 王瑞蛟（1985-），男，湖南邵阳人，硕士研究生，主要研究方向：安全芯片。 　　文章编号:1001-9081（2011）07-2004-04doi:10.3724/SP.J.1087.2011.02004 　　（信息工程大学 电子技术学院，郑州 450004） 　　（chenhaimin1986@126.com） 　　摘 要:针对五级流水线嵌入式微处理器的特定应用环境，对分支预测技术进行了深入研究，提出了一种新的分支预测方案。该方案兼容带缓存设计，通过扩展指令总线，在取指段提前对分支指令跳转方向和目标地址进行预测，保存可能执行而未执行的指令和地址指针以备分支预测失效时得以恢复，减少了预测失效的代价，同时保证了指令流的正确执行。研究表明，该方案硬件开销小，预测效率高，预测失效代价低。 　　关键词:嵌入式微处理器；流水线；ARM指令集；分支预测；失效代价 　　中图分类号:TP302文献标志码:A 　　Design and realization of branch prediction for embedded microprocessor 　　CHEN Hai-min，LI Zheng，WANG Rui-jiao 　　（College of Electronic Technology，Information Engineering University，Zhengzhou Henan 450004,China） 　　Abstract: Concerning the specific application environment of embedded microprocessor, the branch prediction technology was researched in this paper, and a new scheme of branch prediction was proposed. Compatible with cache design, jump direction and destination address of branch prediction happened on extended instruction bus. The unexecuted instruction and address pointer were saved for possible recovery after misprediction, which reduced misprediction penalty, simultaneously guaranteed the instruction flow to execute correctly. The study shows this scheme is of little hardware spending, high prediction efficiency and low misprediction penalty. 　　Key words: embedded microprocessor; pipeline; ARM instruction set; branch prediction; misprediction penalty 　　0 引言 　　现代嵌入式微处理器为了提高指令执行的并行度，一般都采用了流水线设计［1］，但程序中分支指令的存在使得指令流的方向经常发生改变，造成流水线吞吐率的下降［2］。这种控制相关问题直接制约了流水线执行的效率，而且随着流水线级数的增加，这种矛盾越发突出。 　　流水线微处理器中，分支预测技术对于处理器性能的提升起着重要的作用［3］。分支预测的本质就是克服控制相关，减少流水线断流的几率和代价，进而提高处理器性能，分支预测失效将浪费大量的时钟周期［4］。因此提高分支预测效率主要有两个方向：一是提高分支预测准确率；二是减少预测失效的代价。目前对分支预测的研究多是以如何提高分支预测的准确率为目标，不针对任何处理器模型。而对于减少预测失效的代价而言，不同的处理器模型，不同的流水线级数，需采用不同的策略。一种分支预测机制可