第七章中断系统-part2.pptVIP

2005-04-26 Kunming University of Science Technology 微型计算机原理与接口技术— 第七章 中断系统-part2毛剑琳Department of Automationkm_mjl@ Outline 7.1 中断概念 7.2 中断处理过程 7.3 中断优先级和中断嵌套 7.4 可编程中断控制器8259A 一、 功能和引脚 二、 8259A的内部结构 三、 8259A的中断管理方式 四、 8259A的编程结构 五、 8259A的编程方法 六、 8259A中断级联 七、 应用举例 一、功能和引脚 8259A 可编程中断控制器 28脚的芯片 1、主要功能： 为CPU处理8级向量优先中断。 可与其它8259A级联来扩大中断功能。 优先权在程序执行的过程中可以动态地改变，为中断系统提供了灵活性。 2、8259A的功能和引脚 (1) 电源线（2条） (2) 数据总线（8条） D7 ~ D0：双向数据线，接数据总线的低8位 (3) 中断线（10条） IR7 ~ IR0：外设中断请求输入端，可编程为脉冲或电平触发 INT：向CPU发出的中断请求信号 INTA：CPU向8259A发的INTA中断响应信号 8259A的功能和引脚 （续） (4) 读写控制线（4条） CS：片选信号，低电平有效 RD：读信号，低电平有效 WR：写信号，低电平有效 A0：8259A内部寄存器选择信号（0：偶地址，1：奇地址） (5) 级联线（4条） CAS2 ~ CAS0：级联信号线，需与SP/EN配合 SP/EN：作输入时为SP（0：从片，1：主片） 作输出时为EN（控制总线驱动方向） (SP: Slave Program / EN: Enable Buffer) 二、8259A的内部结构 (1) 数据总线缓冲器 D7 ~ D0 三态双向8位缓冲器，接数据总线低8位 可通过总线驱动器 (2) 读写控制逻辑 RD WR CS A0 在IBM-PC/XT中，只有一个8259A 地址为20H 21H 在386/486等中，有两个8259A 地址为 20H 21H和0A0H 0A1H 控制逻辑 (3) 级联缓冲/比较器 如中断源多于8个，可用几个8259A级联，此时，主片的CAS2 ~ CAS0作输出，从片的CAS2 ~ CAS0作输入，从片的INT接到主片的IRi，级联时，SP=1为主片，SP=0为从片，详见后。 缓冲方式：8259A的数据线通过总线驱动器与CPU的数据总线相连 此时，SP/EN作输出端用，以控制数据传输的方向 非缓冲方式：如不通过总线驱动器，即非缓冲方式，此时，SP/EN作为输入端，用作定义主从8259A芯片（SP = 0 从片，SP = 1 主片） 如只有一片8259A，则SP/EN恒接1 (4) 中断请求寄存器IRR 8位寄存器，对应IR7 ~ IR0，如某个外设有中断请求，则相应位置1，并通知控制逻辑 如该中断被响应后，相应的请求位清0 允许多位同时被置1 (5) 中断屏蔽寄存器IMR 8位寄存器，可由软件设定某位或某几位为’1’，即相应的中断被屏蔽，即使该位的IRR已置位，也不会进入中断优先级判别器PR (6) 优先级判别器PR 对IRR中置’1’的中断请求，根据IMR中的情况判别其优先级，对于优先级最高的，8259A发出INT信号，在CPU发出第一个INTA后置相应的ISR为’1’并清相应的IRR为’0’ (7) 现行服务寄存器ISR 8位寄存器，如某中断被执行，则相应的位置’1’，直止该中断服务结束，即执行EOI操作后将被清’0’ 在中断嵌套时，ISR中有多位被置’1’ (8) 控制电路 根据IRR、IMR及PR判定优先级并向CPU发INT信号 接收到CPU第一INTA信号后，清IRR中相应位并置ISR中的相应位 接收到CPU第二个INTA信号后，送出中断类型号 三、 8259A的中断管理方式 8259A 共有8个外设中断请求输入端。如何管理呢？ 8259A的中断管理： 中断的引入 优先级的管理 中断结束的管理。 (一) 中断请求引入方式 1、边沿触发方式 在边沿触发方式下，8259A将中断请求输入端出现的上升沿作为中断请求信号。中断请求输入端出现上升沿触发信号后，可以一直保持高电平。 2、电平触发方式 在电平触发方式下，8259A将中断请求输入端出现的高电平作为中断请求信号。 3、中断查询方式 在中断查询方式下，外部设备向8259A发中断请求信号，但8259A不通过INT信号向CPU发中断请求信号。CPU要使用软件查询来确定中断源，才能实现对外设的中